-
公开(公告)号：KR100794521B1
公开(公告)日：2008-01-16
申请号：KR1020050124894
申请日：2005-12-17
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
IPC: H01L27/04
CPC classification number: H01L27/0805 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: 기생 커패시턴스의 영향이 최소화되는 커패시터 어레이를 제공한다.
커패시터 어레이는 복수의 단위 커패시터들로 구성된 매트릭스 구조를 갖고, 커패시터 어레이를 구성하는 단위 커패시터는 평행판 커패시터를 이루는 하부 전극판과 상부 전극판 및 커패시터의 주변을 둘러싼 차폐 구조를 포함한다. 단위 커패시터들은 제1 방향의 상부 전극판 연결선에 의해 연결되어 복수의 커패시터 열들을 이루고, 커패시터 열들은 제1 방향과 수직한 제2 방향으로 배치되며, 커패시터 열들 사이에는 단위 커패시터들 각각의 하부 전극판과 연결된 하부 전극판 리드 라인들이 배치된다.
커패시터 어레이, 기생 커패시턴스, 대칭 구조, MIM, 차폐 구조-
Patent Agency Ranking
公开(公告)号：KR1020070064445A
公开(公告)日：2007-06-21
申请号：KR1020050124894
申请日：2005-12-17
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
IPC: H01L27/04
CPC classification number: H01L27/0805 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: A capacitor array is provided to manufacture a precise analog device by preventing the influence of a peripheral parasitic capacitance on the capacitor array itself. A capacitor(200) includes a lower electrode plate(210) on a semiconductor substrate, an upper electrode plate, a first lower shielding structure and a second lower shielding structure. The upper electrode plate(220,230) is used for forming the capacitor together with the lower electrode plate. The first lower shielding structure is formed on the same layer as that of the lower electrode plate to enclose the lower electrode plate. The second lower shielding structure is formed on the same layer as that of the upper electrode plate to enclose the upper electrode plate.
Abstract translation: 提供电容器阵列以通过防止外围寄生电容对电容器阵列本身的影响来制造精确的模拟装置。 电容器（200）包括在半导体衬底上的下电极板（210），上电极板，第一下屏蔽结构和第二下屏蔽结构。 上电极板（220,230）用于与下电极板一起形成电容器。 第一下屏蔽结构形成在与下电极板相同的层上以包围下电极板。 第二下屏蔽结构形成在与上电极板相同的层上以包围上电极板。
-
公开(公告)号：KR1020110108563A
公开(公告)日：2011-10-06
申请号：KR1020100027825
申请日：2010-03-29
Applicant: 서강대학교산학협력단
IPC: H03M1/12
CPC classification number: H03M1/121 , H03M1/002 , H03M1/14 , H03M1/361 , H03M2201/62 , H03M2201/932
Abstract: 본 발명은 가변 이득 증폭기를 갖는 ADC에 관한 것으로서, 복수의 FLASH ADC들과 복수의 MDAC들을 포함하는 N(N은 자연수) 단으로 구성된 파이프라인 구조의 ADC에 있어서, 첫 번째 단의 제 1 FLASH ADC와 첫 번째 단의 제 1 MDAC에 입력신호가 입력되기 전에, GCB에 의해 제어되고, 이득 조절 기능을 갖는 VGA를 포함하는 것을 특징으로 하고, VGA는 복수의 단위 샘플링 커패시터들을 포함하고, ADC의 입력신호를 샘플링하는 커패시터와 GCB에 의해 선택된 적어도 하나 이상의 단위 샘플링 커패시터를 이용하여 이득을 조절하는 것을 특징으로 하며, 다양한 시스템에 응용이 가능하도록 이득 조절 기능을 갖고, AFE 응용시 전력 소모 및 면적을 최소화할 수 있다.
-
公开(公告)号：KR101591339B1
公开(公告)日：2016-02-03
申请号：KR1020090074009
申请日：2009-08-11
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
CPC classification number: H03F3/45179 , H03F3/68 , H03F3/72
Abstract: 본발명은복수개의증폭회로가연결된다단증폭회로에관한것으로, 본발명의일실시예는제어신호에응답하여, 입력되는제1 아날로그전압을샘플링하거나제1 아날로그전압과제1 아날로그전압으로부터변환된제1 디지털전압의차이값을증폭하는제1 증폭회로; 제어신호에응답하여, 입력되는제2 아날로그전압을샘플링하거나제2 아날로그전압과제2 아날로그전압으로부터변환된제2 디지털전압의차이값을증폭하고, 제1 증폭회로와상보적으로동작하는제2 증폭회로; 및제1 증폭회로의출력전압및 제2 증폭회로의출력전압을입력받고, 제어신호에응답하여제1 증폭회로의출력전압을리셋(reset)시키고제2 증폭회로를이용하여출력전압을결정하거나, 제2 증폭회로의출력전압을리셋시키고제1 증폭회로를이용하여출력전압을결정하는공유증폭기를포함한다.
-
公开(公告)号：KR101248485B1
公开(公告)日：2013-04-03
申请号：KR1020100027825
申请日：2010-03-29
Applicant: 서강대학교산학협력단
IPC: H03M1/12
Abstract: 본 발명은 가변 이득 증폭기를 갖는 ADC에 관한 것으로서, 복수의 FLASH ADC들과 복수의 MDAC들을 포함하는 N(N은 자연수) 단으로 구성된 파이프라인 구조의 ADC에 있어서, 첫 번째 단의 제 1 FLASH ADC와 첫 번째 단의 제 1 MDAC에 입력신호가 입력되기 전에, GCB에 의해 제어되고, 이득 조절 기능을 갖는 VGA를 포함하는 것을 특징으로 하고, VGA는 복수의 단위 샘플링 커패시터들을 포함하고, ADC의 입력신호를 샘플링하는 커패시터와 GCB에 의해 선택된 적어도 하나 이상의 단위 샘플링 커패시터를 이용하여 이득을 조절하는 것을 특징으로 하며, 다양한 시스템에 응용이 가능하도록 이득 조절 기능을 갖고, AFE 응용시 전력 소모 및 면적을 최소화할 수 있다.
-
公开(公告)号：KR1020110016348A
公开(公告)日：2011-02-17
申请号：KR1020090074009
申请日：2009-08-11
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
CPC classification number: H03F3/45179 , H03F3/68 , H03F3/72 , H03F1/32 , H03F3/005 , H03F3/45 , H03F3/45192
Abstract: PURPOSE: A multistage amplifying circuit is provided to minimize the distortion of the output voltage of the multistate amplifying circuit by eliminating memory defect which is capable of generating between a first stage amplifier and a second state amplifier. CONSTITUTION: A first amplifying circuit(112) samples a first analog voltage. The first amplifying circuit amplifies a difference value of the first analog voltage and a first digital voltage. A second amplifying circuit samples a second analog voltage. The second amplifying circuit amplifies a difference value of the second analog voltage and a second digital voltage. A sharing amplifier(120) receives the output voltage of the first amplifying circuit and the output voltage of the second amplifying circuit. The sharing amplifier resets the output voltage of the first amplifying circuit. The sharing amplifier determines an output voltage using the second amplifying circuit.
Abstract translation: 目的：提供多级放大电路，通过消除能够在第一级放大器和第二状态放大器之间产生的存储器缺陷来最小化多态放大电路的输出电压的失真。 构成：第一放大电路（112）对第一模拟电压进行采样。 第一放大电路放大第一模拟电压和第一数字电压的差值。 第二放大电路对第二模拟电压进行采样。 第二放大电路放大第二模拟电压和第二数字电压的差值。 共享放大器（120）接收第一放大电路的输出电压和第二放大电路的输出电压。 共享放大器复位第一放大电路的输出电压。 共享放大器使用第二放大电路确定输出电压。
-
-
-
-
-
Search Results
6
records
(took 0.016 seconds)
