-
公开(公告)号：KR100811998B1
公开(公告)日：2008-03-10
申请号：KR1020060121693
申请日：2006-12-04
Applicant: 삼성에스디아이 주식회사 , 재단법인서울대학교산학협력재단 , 한민구
IPC: H01L29/786
CPC classification number: H01L29/78696 , H01L29/78609 , H01L29/78618 , H01L29/78645
Abstract: A thin film transistor and a flat panel display including the same are provided to reduce effectively a leakage current by reducing kink current, horizontal electric field, and band bending. A semiconductor layer having a width and a length is formed on a substrate(10). The semiconductor layer includes a source region, a first channel region(20a), a first dopoing region(20c), a second channel region, and a drain region(20e). The first width of the first channel region is different from the second width of the second channel region. A gate insulating layer is formed on the semiconductor layer. A gate electrode is formed on the gate insulating layer. The gate electrode includes a first gate electrode(40a) formed at a position facing the first channel region and a second gate electrode(40b) formed at a position facing the second channel region.
Abstract translation: 提供薄膜晶体管和包括该薄膜晶体管的平板显示器，以通过减少扭结电流，水平电场和带弯曲来有效地减少泄漏电流。 在衬底（10）上形成具有宽度和长度的半导体层。 半导体层包括源极区，第一沟道区（20a），第一掺杂区（20c），第二沟道区和漏区（20e）。 第一沟道区的第一宽度与第二沟道区的第二宽度不同。 在半导体层上形成栅极绝缘层。 在栅极绝缘层上形成栅电极。 栅电极包括形成在面向第一沟道区的位置处的第一栅电极（40a）和形成在面向第二沟道区的位置的第二栅电极（40b）。
-
公开(公告)号：KR100608249B1
公开(公告)日：2006-08-02
申请号：KR1020040095023
申请日：2004-11-19
Applicant: 재단법인서울대학교산학협력재단
Abstract: 본 발명은 아날로그 버퍼회로에 관한 것으로, 제1 전원전압(V
DD )을 수신하며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제1 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 직렬 접속되며, 제2 전원전압(V
SS )을 수신하는 제2 트랜지스터와; 입력전압을 수신하고, 상기 타이밍 제어부에 의해 제어되며, 노드 B에서 자신의 드레인 전극과 상기 제2 트랜지스터의 게이트 전극이 접속된 제3 트랜지스터와; 타이밍 제어부에 의해 제어되며, 소스 전극이 상기 노드 A에 접속된 제4 트랜지스터와; 상기 타이밍 제어부에 의해 제어되며, 상기 제1 전원전압(V
DD )과 상기 노드 B 사이에 소스/드레인 전류통로가 접속된 제5 트랜지스터와; 상기 제1 전원전압(V
DD )과 출력단 사이에 접속된 커패시터를 포함하며, 상기 출력단에서의 전압은 상기 입력전압과 함수관계에 있음을 특징으로 한다.
박막트랜지스터, 아날로그 버퍼회로, 포화영역, 함수관계-
公开(公告)号：KR100485130B1
公开(公告)日：2005-04-25
申请号：KR1020020063570
申请日：2002-10-17
Applicant: 재단법인서울대학교산학협력재단
IPC: H03K17/56
Abstract: 본 발명은 트랜지스터의 스위칭방법 및 이를 이용한 스위칭회로에 관한 것으로, 특히 용량성 결합(capacitive coupling)과 부트-스트래핑(boot-strapping)을 이용하여 N-형 트랜지스터의 경우 출력전압보다 낮은 전압을 갖는 입력 신호로도 트랜지스터를 턴-온(turn on)시키며, P-형 트랜지스터의 경우 출력전압보다 높은 전압을 갖는 입력신호로도 트랜지스터를 턴-온 시키는 기술에 관한 것이다.
-
公开(公告)号：KR1020030069293A
公开(公告)日：2003-08-27
申请号：KR1020020008776
申请日：2002-02-19
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3225 , G09G3/3233 , G09G2300/043
Abstract: PURPOSE: A pixel structure of an active matrix organic LED(Light Emitting Diode) display is provided to improve non-uniformity of a threshold voltage of a TFT(Thin Film Transistor) by using only four TFTs and one capacitor. CONSTITUTION: A pixel structure of an active matrix organic LED(Light Emitting Diode) display includes a data line, a selection line, an organic LED, a capacitor(C1), the first transistor(T1), the second transistor(T2), and a threshold voltage correction portion(T3,T4). The capacitor(C1) is used for storing the data voltage applied to the data line. The first transistor(T1) is used for turning on or turning off the data voltage according to voltage applied to the selection line. The second transistor(T2) is used for transmitting the current corresponding to a data value of the capacitor to the organic LED. The threshold voltage correction portion(T3,T4) stores a voltage difference between the voltage applied to the data line and the threshold voltage of the second transistor(T2).
Abstract translation: 目的：提供有源矩阵有机LED（发光二极管）显示器的像素结构，以通过仅使用四个TFT和一个电容器来改善TFT（薄膜晶体管）的阈值电压的不均匀性。 构成：有源矩阵有机LED（发光二极管）显示器的像素结构包括数据线，选择线，有机LED，电容器（C1），第一晶体管（T1），第二晶体管（T2）， 和阈值电压校正部（T3，T4）。 电容器（C1）用于存储施加到数据线的数据电压。 第一晶体管（T1）用于根据施加到选择线的电压来接通或关断数据电压。 第二晶体管（T2）用于将与电容器的数据值相对应的电流传输到有机LED。 阈值电压校正部（T3，T4）存储施加到数据线的电压与第二晶体管（T2）的阈值电压之间的电压差。
-
公开(公告)号：KR1020080004203A
公开(公告)日：2008-01-09
申请号：KR1020060062935
申请日：2006-07-05
Applicant: 삼성디스플레이 주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: H02M3/073 , G09G3/3611 , G09G3/3648 , G09G3/3696 , G09G2300/0408 , G09G2300/0426 , G09G2330/02
Abstract: A DC/DC converting circuit, a display apparatus having the same, and a method of driving the DC/DC converting circuit are provided to prevent voltage drop by generating boosted output voltages by two times. A DC/DC(Direct Current) converting circuit includes a charge pumping unit(110), an output unit(130), and a level boosting unit(120). The charge pumping unit receives input voltage, and first and second clocks having opposite phase from outside, outputs a first voltage boosted from the input voltage as much as the high voltage of the first clock during a high interval of the first clock, and outputs a second voltage boosted from the input voltage as much as the high voltage of the second clock during a high interval of the second clock. The output unit outputs the first and second voltages to an output terminal during a low interval of the second and first clocks. The level boosting unit applies output or ground voltages to the charge pumping unit in response to the first and second clocks, and turns on/off the charge pumping unit.
Abstract translation: 提供DC / DC转换电路，具有该DC / DC转换电路的显示装置和驱动DC / DC转换电路的方法，以通过将升压的输出电压产生两倍来防止电压下降。 DC / DC（直流）转换电路包括电荷泵送单元（110），输出单元（130）和电平升高单元（120）。 电荷泵送单元接收输入电压，并且具有与外部相反相位的第一和第二时钟在第一时钟的高间隔期间输出从第一时钟的高电压的输入电压提升的第一电压，并输出一个 在第二时钟的高间隔期间，第二电压从输入电压提升多达第二时钟的高电压。 输出单元在第二和第一时钟的低间隔期间将第一和第二电压输出到输出端。 电平提升单元响应于第一和第二时钟将输出或接地电压施加到电荷泵送单元，并且打开/关闭电荷泵送单元。
-
Patent Agency Ranking
公开(公告)号：KR100704017B1
公开(公告)日：2007-04-04
申请号：KR1020050017191
申请日：2005-03-02
Applicant: 재단법인서울대학교산학협력재단
IPC: H03K19/0185
Abstract: 본 발명은 레벨쉬프터에 있어서, 다수의 P형 박막 트랜지스터로 구성되며, 상보형 입력신호들(IN, INB)을 받아서 고준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 고준위 전압 레벨쉬프트 회로와, 다수의 P형 박막 트랜지스터로 구성되며, 고준위 전압 레벨쉬프트 회로에서 출력되는 상보형 출력신호들을 상보형 입력신호들로서 받아서 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 저준위 레벨쉬프트 회로를 포함하여 구성한다.
레벨쉬프터, 저전압, 부트스트래핑, PMOS 드라이버, CMOS-
公开(公告)号：KR1020060096567A
公开(公告)日：2006-09-13
申请号：KR1020050017191
申请日：2005-03-02
Applicant: 재단법인서울대학교산학협력재단
IPC: H03K19/0185
CPC classification number: H03K19/018521 , G09G3/3648
Abstract: 본 발명은 레벨쉬프터에 있어서, 다수의 P형 박막 트랜지스터로 구성되며, 상보형 입력신호들(IN, INB)을 받아서 고준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 고준위 전압 레벨쉬프트 회로와, 다수의 P형 박막 트랜지스터로 구성되며, 고준위 전압 레벨쉬프트 회로에서 출력되는 상보형 출력신호들을 상보형 입력신호들로서 받아서 저준위 전압이 레벨쉬프트된 상보형 출력신호들을 출력하는 저준위 레벨쉬프트 회로를 포함하여 구성한다.
레벨쉬프터, 저전압, 부트스트래핑, PMOS 드라이버, CMOS-
公开(公告)号：KR100505370B1
公开(公告)日：2005-08-03
申请号：KR1020020057281
申请日：2002-09-19
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/20
Abstract: 본 발명은 액티브 매트릭스 O-LED의 화소구조에 관한 것으로, 특히 본 발명의 액티브 매트릭스 O-LED의 화소구조는 외부에서 인가되는 스캔 신호에 의해 구동 화소를 선택하며, 데이터 전류가 인가되는 제1 및 제2 스위칭 소자와; 상기 제1 및 제2 스위칭 소자에 의해 인가되는 제어전류에 의해 소정의 전하를 저장하는 커패시터와; 상기 제1 및 제2 스위칭 소자에 의해 선택되며 데이터 전류를 기입하고, 외부 전원이 인가되는 제3 스위칭 소자; 및 상기 제3 스위칭 소자와 미러 구조로 구성되며, 상기 커패시터에 저장된 전하에 의한 전압을 입력받아 전류를 해당 화소에 인가하는 구동 소자를 포함하여 구성됨을 특징으로 한다.
-
公开(公告)号：KR1020050050916A
公开(公告)日：2005-06-01
申请号：KR1020030084577
申请日：2003-11-26
Applicant: 재단법인서울대학교산학협력재단
IPC: G02F1/133
Abstract: 본 발명은 액정표시장치를 구동하기 위한 구동회로 중 데이터 드라이버에 관한 것으로, 특히 P-타입 트랜지스터만으로 구현한 액정표시장치의 데이터 드라이버에 관한 것이다.
본 발명에 따른 액정표시장치의 데이터 드라이버는 샘플링 신호를 공급하는 쉬프트 레지스터 어레이와, 상기 샘플링 신호에 응답하여 비디오 데이터를 래치하여 출력하는 래치 어레이와, 상기 래치 어레이의 출력신호에 따라 해당 데이터 라인을 선택하는 디코더 어레이와, 상기 디코더 어레이의 출력신호에 따라 해당 데이터 라인으로 아날로그 전압을 출력하는 전송게이트 어레이를 포함하여 구성됨을 특징으로 한다.-
公开(公告)号：KR100704016B1
公开(公告)日：2007-04-04
申请号：KR1020030084577
申请日：2003-11-26
Applicant: 재단법인서울대학교산학협력재단
IPC: G02F1/133
Abstract: 본 발명은 액정표시장치를 구동하기 위한 구동회로 중 데이터 드라이버에 관한 것으로, 디지털 인터페이스 구동방식의 데이터 드라이버에 관한 것이다.
본 발명에 따른 액정표시장치의 데이터 드라이버는 샘플링 신호를 공급하는 쉬프트 레지스터 어레이와, 상기 샘플링 신호에 응답하여 비디오 데이터를 래치하여 출력하는 래치 어레이와, 상기 래치 어레이의 출력신호에 따라 해당 데이터 라인을 선택하는 디코더 어레이와, 상기 디코더 어레이의 출력신호에 따라 해당 데이터 라인으로 아날로그 전압을 출력하는 전송게이트 어레이를 포함하여 구성됨을 특징으로 한다.
데이터 드라이버, 다결정 박막 트랜지스터, 부트-스트래핑,
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.022 seconds)
