公开(公告)号：KR100943861B1

公开(公告)日：2010-02-24

申请号：KR1020080055220

申请日：2008-06-12

Applicant: 에스케이하이닉스 주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 오익수 ,  정덕균 ,  김수환 ,  신우열 ,  임동혁

IPC: G11C11/4093 ,  G11C11/4096

CPC classification number: G06F13/4086

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 양방향 멀티 드롭 구조의 버스 시스템, 그를 이용한 메모리 시스템 및 메모리 모듈에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 상호 신호 간섭을 유발하는 반사파가 존재하지 않는 양방향 멀티 드롭 구조의 버스 시스템, 그를 이용한 메모리 시스템 및 메모리 모듈을 제공함.
3. 발명의 해결방법의 요지
본 발명은 [K+1]개의 스터브; 상기 스터브 각각의 일단에 메모리 모듈이 장착되는 커넥터; 상기 커넥터에 연결되는 직렬 부하; 및 상기 스터브의 버스 선로의 특성 임피던스에 연결되는 직렬 부하를 포함함.
4. 발명의 중요한 용도
본 발명은 메모리 시스템에 이용됨.
버스, 메모리 시스템, 임피던스 매칭, 반사파

公开(公告)号：KR1020090129118A

公开(公告)日：2009-12-16

申请号：KR1020080055220

申请日：2008-06-12

Applicant: 에스케이하이닉스 주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 오익수 ,  정덕균 ,  김수환 ,  신우열 ,  임동혁

IPC: G11C11/4093 ,  G11C11/4096

CPC classification number: G06F13/4086 ,  G11C11/4093 ,  G11C7/1048 ,  G11C11/4096 ,  H03K19/017545

Abstract: PURPOSE: An impedance-matched bidirectional multi-drop bus system, and a memory system and a memory module using the same are provided to suppress the generation of a reflected wave which causes ISI(Inter Symbol Interference), thereby secure bandwidth required in a next memory system. CONSTITUTION: A bidirectional multi-drop bus system(801) of a memory system(800) comprises a connector(831[0]~831[k]) which is formed one end of each of [K+1] stubs(811[0]~811[k]). Each of [K+1] memory modules(803[0]~803[K]) is installed to each connector. Each of memory chips(813[0]~813[K]) is installed in each of the [K+1]memory modules. A memory controller(805) is connected to one end of the bus system. ODT(On Die Termination) is performed for the memory chips and the memory controller with ODT load Rodt.

Abstract translation: 目的：提供阻抗匹配的双向多点总线系统以及使用其的存储器系统和存储器模块以抑制产生引起ISI（符号间干扰）的反射波，从而确保下一个所需的带宽 内存系统 构成：存储器系统（800）的双向多点总线系统（801）包括形成[K + 1]个存根（811 [8] [8]]的一端的连接器（831 [0]〜831 [k] 0]〜811 [K]）。 [K + 1]个存储器模块（803 [0]〜803 [K]）安装到每个连接器。 每个存储器芯片（813 [0]〜813 [K]）被安装在每个[K + 1]个存储器模块中。 存储器控制器（805）连接到总线系统的一端。 使用ODT负载Rodt对存储器芯片和存储器控制器执行ODT（On Die Termination）。

公开(公告)号：KR100968489B1

公开(公告)日：2010-07-07

申请号：KR1020080064927

申请日：2008-07-04

Applicant: 재단법인서울대학교산학협력재단

Inventor： 김수환 ,  정덕균 ,  김만호 ,  신우열 ,  이현중

IPC: G06K19/07 ,  G06K17/00 ,  H04B5/00 ,  G06K7/00

Abstract: 본 발명은 데이터 저장 입자 및 데이터 저장 입자를 포함하는 데이터 전송 시스템에 관한 것으로, 데이터 저장 입자는 수신 신호로부터 인코딩된(encoded) 데이터를 구하는 수신부, 수신부로부터 전달된 인코딩된 데이터를 비휘발성 메모리에 쓰고 비휘발성 메모리에 써진 인코딩된 데이터를 읽는 제어부 및 비휘발성 메모리로부터 읽어진 인코딩된 데이터에 대응하는 송신 신호를 전송하는 송신부를 구비함으로써 데이터 저장 입자의 구성을 단순하게 구현할 수 있으며, 데이터 저장 입자에서 소비되는 전력을 줄일 수 있다.

公开(公告)号：KR1020090131233A

公开(公告)日：2009-12-28

申请号：KR1020080064927

申请日：2008-07-04

Applicant: 재단법인서울대학교산학협력재단

Inventor： 김수환 ,  정덕균 ,  김만호 ,  신우열 ,  이현중

IPC: G06K19/07 ,  G06K17/00 ,  H04B5/00 ,  G06K7/00

CPC classification number: G06K17/0022 ,  G06F12/0238 ,  G06K19/0704 ,  G06K19/0728

Abstract: PURPOSE: A data storing particle and a data transmission system are provided to write encoded data on a nonvolatile memory and to read the encoded data, thereby simply realizing a configuration of the data storing particle. CONSTITUTION: A receiving unit(120) obtains encoded data from a received signal. A control unit(140) writes the encoded data delivered from the receiving unit on a nonvolatile memory(150). The control unit reads the encoded data written on the nonvolatile memory. A transmitting unit(160) transmits a transmission signal corresponding to the encoded data read from the nonvolatile memory. The receiving signal is wirelessly received, and the transmission signal is wirelessly transmitted.

Abstract translation: 目的：提供数据存储粒子和数据传输系统，以将编码数据写入非易失性存储器并读取编码数据，从而简单地实现数据存储粒子的配置。 构成：接收单元（120）从接收到的信号中获得编码数据。 控制单元（140）将从接收单元发送的编码数据写入非易失性存储器（150）。 控制单元读取写在非易失性存储器上的编码数据。 发送单元（160）发送与从非易失性存储器读取的编码数据相对应的发送信号。 无线地接收接收信号，无线发送发送信号。

公开(公告)号：KR1020100005329A

公开(公告)日：2010-01-15

申请号：KR1020080065318

申请日：2008-07-07

Applicant: 지씨티 세미컨덕터 인코포레이티드 ,  재단법인서울대학교산학협력재단

Inventor： 이희범 ,  김수환 ,  정덕균 ,  신우열

IPC: H03M1/66 ,  H03M3/02

CPC classification number: H03M1/668 ,  H03M1/70 ,  H03M2201/6121 ,  H03M2201/6309

Abstract: PURPOSE: A digital to analog converter for a continuous time sigma delta modulator is provided to improve performance of the converter by controlling a duty ratio of a clock signal. CONSTITUTION: An adding unit(110) adds up a continuous time analog input signal and an analog signal outputted from a digital to analog converter(140). A loop filter(120) includes at least one integrator to perform an integral operation. The integrator is comprised of an operational amplifier and a capacitor. A quantizer(130) performs the quantization operation based on the signal outputted from the loop filter and outputs the digital signal. The digital signal is comprised of one bit or plural bits. The digital to analog converter outputs the analog signal based on the digital signal outputted from the quantizer.

Abstract translation: 目的：提供用于连续时间Σ-Δ调制器的数模转换器，用于通过控制时钟信号的占空比来提高转换器的性能。 构成：添加单元（110）将从模拟转换器（140）输出的连续时间模拟输入信号和模拟信号相加。 环路滤波器（120）包括至少一个积分器以执行积分运算。 积分器由运算放大器和电容器组成。 量化器（130）基于从环路滤波器输出的信号进行量化操作并输出数字信号。 数字信号由一位或多位构成。 数模转换器根据从量化器输出的数字信号输出模拟信号。

公开(公告)号：KR101015964B1

公开(公告)日：2011-02-23

申请号：KR1020080065318

申请日：2008-07-07

Applicant: 지씨티 세미컨덕터 인코포레이티드 ,  재단법인서울대학교산학협력재단

Inventor： 이희범 ,  김수환 ,  정덕균 ,  신우열

IPC: H03M1/66 ,  H03M3/02

Abstract: 연속 시간 시그마 델타 변조기를 위한 디지털-아날로그 변환기(DAC, Digital to Analog Converter)는 적어도 하나의 커패시터와 클록 주기가 제1 및 제2 시간 구간들로 구성된 클록 신호를 기초로 상기 제1 시간 구간 동안에는 상기 적어도 하나의 커패시터를 충전하고 상기 제2 시간 구간 동안에는 상기 적어도 하나의 커패시터에 충전된 전류의 적어도 일부를 루프 필터에 제공하며, 상기 적어도 하나의 커패시터에 남은 전류 또는 전압이 소정의 기준을 만족시킬 수 있도록 상기 제1 및 제2 시간 구간들을 제어하는 제어부를 포함한다. 따라서 디지털-아날로그 변환기는 클록 신호의 듀티비를 제어하여 입력되는 디지털 신호에 상응하는 아날로그 신호를 적절하게 생성할 수 있다.