Abstract:
본 발명은 분산 포워딩 구조의 라우터 시스템 및 그의 포워딩 제어방법에 관한 것으로서, 상기 라우터 시스템은 다수의 라인카드들과 라우터 프로세서를 포함하고 상기 라우터 프로세서의 장애 발생으로 인해 라우터 프로세서와 라인카드간 연결 해제시 라인카드가 기 저장된 제1 포워딩 테이블을 유지하면서 상기 라우터 프로세서로부터의 접속을 대기하고 장애 복구된 라우터 프로세서의 접속 요청에 응답하여 라인카드가 상기 제1 포워딩 테이블의 엔트리 정보를 라우터 프로세서에게 전달하고 라인카드로부터 전달된 제1 포워딩 테이블의 엔트리 정보와 상기 라우터 프로세서에서 새롭게 생성된 제2 포워딩 테이블의 엔트리 정보를 비교하여 상기 제1 포워딩 테이블을 상기 제2 포워딩 테이블과 일치시키는 과정을 수행한다. 본 발명은 라우터 프로세서의 장애 발생시에도 중단없이 포워딩을 제어할 수 있으며 장애 복구 후에도 최신의 포워딩 정보를 이용하여 정확한 포워딩이 가능한 장점이 있다. 분산 포워딩 구조의 라우터, 포워딩, 라우터, 장애, 복구
Abstract:
본 발명은 고속의 상향 버스트 데이터의 중앙에 클럭 신호가 위치하도록 상기 데이터를 디지털 방식으로 위상 정렬하고, 여러 슬레이브 광원으로부터 전송되어 오는 신호에 대한 서브 비트 / 비트 편차 값을 구하여 서브 비트의 오차 값으로 각 슬레이브의 위치를 측정할 수 있는 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 수동 광 네트워크의 슬레이브 광원으로부터 수신되는 고속의 버스트 수신 데이터를 입력받아 마스터 동기 클럭에 응답하여 상기 버스트 수신 데이터의 위상을 정렬하여 바이트 동기시켜 출력하고, 슬레이브 광원의 위치를 측정하기 위한 장치에 있어서, 상기 고속의 버스트 수신 데이터를 입력받아 다단 지연하기 위한 지연버퍼링수단; 기준동기신호에 응답하여 거리측정명령으로부터 위상검출시작신호를 생성하여 출력하기 위한 제어신호처리수단; 상기 마스터 동기 클럭, 상기 위상검출시작신호 및 제어 프로세서 정합부로부터 임의의 비트수 이상으로 '1' 및 '0'이 교번하는 프리앰블 신호에 응답된 프리앰블 길이 정보에 응답하여 상기 지연버퍼링수단으로부터 출력되는 지연 데이터의 위상을 정렬시키기 위한 위상정렬수단; 상기 위상정렬수단으로부터 출력되는 신호를 상기 마스터 동기 클럭에 응답하여 분주하기 위한 분주수단; 상기 버스트 수신 데이터의 경계부 신호 및 상기 분주수단으로부터 수신된 신호간의 바이트 동기를 수행하기 위한 바이트동기수단; 데이터 읽기 클럭 신호에 응답하여 상기 바이트동기수단에서 출력되는 바이트 동기된 신호로부터 바이트 단위로 동기되며, 위상 정렬된 버스트 수신 데이터를 최종적으로 추출하기 위한 데이터 추출수단; 상기 위상정렬수단으로부터 출력되는 위상검출신호 및 상기 바이트동기수단으로부터 출력되는 비트검출신호에 응답하여 사용자가 원하는 데이터 포맷으로 인코딩한 거리측정정보를 출력하기 위한 거리측정데이터인코딩수단; 및 상기 버스트 수신 데이터가 수신되지 않았을 때, 상기 위상정렬수단으로부터 출력되는 신호손실경보신호 및 상기 바이트동기수단으로부터 출력되는 바이트동기실패경보신호에 응답하여 경보신호를 생성하고, 상기 바이트동기수단으로부터 출력되는 정상위치여부판단신호에 응답하여 상기 경보신호를 생성하기 위한 경보신호발생수단을 포함한다. 수동 광 네트워크, 슬레이브 광원, 고속의 버스트 수신 데이터, 광 수신기, 지연버퍼부, 위상정렬부, 1:8분주기, 바이트동기부, ATM 셀 추출부, 거리측정데이터인코딩부, 경보신호발생부
Abstract:
PURPOSE: A device for arranging phases of high burst data received from slave light sources of a passive optical network and for measuring locations of the slave light sources is provided to arrange the phases as a digital method, and to acquire sub bit/bit deviation values for signals transmitted from slave light sources. CONSTITUTION: A delay buffering unit(301) receives high burst receiving data, and performs a multi-step delay. A control signal processor(306) responds to a reference synchronous signal, and generates a phase detection start signal for outputting. A phase arranger(302) responds to preamble length information responded to preamble signals which '1' and '0' are alternated over an optional bit number, and arranges phases of delay data. A divider(303) divides the signals outputted from the phase arranger(302) in respond to a master synchronous clock. A byte synchronous unit(304) performs a byte synchronization between a boundary unit signal of the burst receiving data and the signals received from the divider(303). A data extractor(305) is synchronized from the signals outputted through the byte synchronous unit(304) as a byte unit in respond to a data reading clock signal, and extracts phase-arranged burst receiving data. A distance measuring data encoder(307) responds to a phase detection signal and bit detection signal, and outputs distance measuring information. An alarm signal generator(308) responds to a signal loss alarm signal and a byte synchronous fail alarm signal, and generates an alarm signal. The alarm signal generator(308) responds to a normal location deciding signal, and generates an alarm signal.
Abstract:
본 발명은 10Gb/s 신호인 SDH 계위의 STM-64 데이터를 수신하여 처리하는 시험 대상 유니트에서 STM-64 데이터를 정상적으로 분석하는지 유무를 확인하기 위해서 패턴 발생기에 로딩하여 사용될 STM-64 프레임 패턴을 생성하는 장치로서, STM-64 데이터 분석을 위해서 사용자가 오버헤드 바이트를 직접 지정할 수 있으며 측정할 대상 유니트에서 STM-64 프레임 중 다중/재생 구간의 신호를 정상적으로 처리되었는지 여부를 확인할 수 있도록 B1, B2 패러티 바이트를 소프트웨어적으로 계산하여 삽입하고, 다항식을 갖는 패이로드 데이터 PRBS 패턴 중 사용자가 원하는 패턴으로 지정할 수 있으며 최종 출력은 IUT-T에서 권고한 바와 같이 7단 스크램블링하여 최종 데이터를 생성함으로써, 대상 장치에서 원하는 패턴으로 언제든지 변경이 가능한 효과가 있다.
Abstract:
1. 청구범위에 기재된 발명이 속하는 기술분야 본 발명은 분기 결합용 광전송 장치에 관한 것임. 2. 발명이 해결하고자하는 기술적 요지 본 발명은 동기식 신호를 수용하고 특정신호로 다중화하여 소정 속도의 광신호로 광 송수신하며, 전송 선로의 중간 노드로서의 기능인 신호의 분기, 결합 및 라우팅을 수행할 수 있는 분기 결합용 광전송 장치를 제공하는데 그 목적이 있다 3. 발명의 해결 방법의 요지 본 발명은 수신된 광신호와 클럭을 이용하여 역다중화하는 역다중 처리수단; 광신호를 출력하기 위하여 수신된 소정 속도의 병렬 신호를 다중화하는 다중 처리수단; 접속 기능을 수행하여 다수의 광신호들을 송수신하는 종속신호 처리수단; 및 시스템 클럭 및 프레임 동기신호에 따라 분기 결합을 제어하는 분기 결합 제어수단을 포함한다. 4. 발명의 중요한 용도 본 발명은 동기식 광전송 장치에서 전송 선로의 중간 노드로서의 기능인 신호의 분기, 결합 및 라우팅을 수행하는데 이용됨.
Abstract:
본 발명은 신호선을 백플레인을 통하여 복수의 유니트에 신호선을 연결하는데 있어 복수 접속유니트에서 비트 에러를 방지하는 유니트의 신호 종단방법 및 신호 종단회로에 관한 것으로, 복수의 유니트를 사용하는 시스템에서 백 플레인을 통하여 동작 대기중인 유니트를 삽입 또는 탈장할 경우 종단임피던스 연결이 불연속점이 없거나 변화량 기울기를 작게 하도록 신호선과 접지선이 삽입시에는 전원보다 먼저 접속되고 탈장시에는 나중에 해제되게 하는 코넥터 구조를 사용하고, 유니트의 삽입시에는 신호선 연결을 소정의 시정수를 갖고 연결하고 유니트의 탈장시에는 신호선 연결을 소정의 시정수를 갖고 해제되도록 하는 유니트의 신호종단방법과 이에 따른 유니트의 신호종단회로를 제안한다. 따라서 종래의 임피던스 천이점에서의 신호의 반사량이 거의 없게 되어 타 선로에 혼입을 없게 하고 착/탈 순간의 파형왜곡현상도 없앨 수 있게 한다.
Abstract:
본 발명은 STM-64 동기식 광전송 시스템에서 STM-64 신호에 대한 스크램블러 및 중계구간 오버헤드인 B1 바이트 처리기에 관한 것으로서, 특히 STM-64 신호를 처리하기 위하여 4개의 동일한 칩을 사용하는 스크램블러-B1 바이트 처리기에 관한 것이다. 그 목적은 STM-64 동기식 광전송 시스템에서 STM-64 신호에 해당하는 128 병렬형태의 78Mbps의 저속신호에서 CMOS 기술을 이용하여 STM-64 신호에 대한 스크램블링 및 중계구간 오버헤드인 B1 바이트 처리를 4개의 소규모 칩으로 구현하는 데에 있다. 그 특징은 128 병렬형태의 STM-64 신호 전체에 대한 B1 바이트 계산 및 스크램블링을 동일한 4개 칩을 사용하여 소규모의 칩으로 하나의 대규모의 칩의 성능을 구현하는 데에 있다.
Abstract:
본 발명은 광 케이블 텔레비젼(CATV)용 아날로그 전화 라인 테스트 장치에 관한 것으로, 특히 외부로 부터 인가되는 클럭에 따라 일정크기의 전압(VCC)을 제공하는 전원공급수단(51); 단말장치 제어부로 부터 인가되는 가입자 라인 테스트 명령에 따라 상기 전원공급수단(51)으로 부터 제공되는 전압 또는 가입자 라인 정합부에서 발생된 팁(Tip)신호와 링(Ring) 신호를 전화기로 스위칭하는 스위칭수단(54); 전화기로 부터 출력되는 전압신호를 필터링하는 필터링수단(53); 및 상기 필터링수단(53)으로 부터 출력되는 신호에 따라 테스트 결과값을 출력하는 단안정 멀티 바이브레이터(multi-vibtator)(52)를 구비하여 상위 유지보수 센터의 전화기 라인 테스트 명령에 따라 전화기의 연결상태를 모니터링하여 유지보수 센터로 보고함으로써, 가입자 전화기의 연결/비연결 상태를 인지할수 있다.
Abstract:
본 발명은 프레임 맵핑/디맵핑 장치에 관한 것으로, 광 테이블 티. 브이.(CATV)망에서 가입자 접속/단말장치간 가입자망이 시분할 다중화기/폴링(TDM/Polling]망인 경우 분배 센터에서 가입자에게 아날로그 전화 서비스[POTS]를 제공하기 위하여, 프레임을 정합하는 프레임 정합 수단[21]; 타임 슬롯을 재배치하는 시그널링 변환 수단[22]; 타임 슬롯 제어 신호에 따라 타임 슬롯을 재배치하여 외부의 가입자들에게 전송하는 프레임 맵핑 수단[23]; 타임 슬롯 제어 신호에 따라 슬롯을 재배치하여 디맵핑 프레임을 출력하는 프레임 디맵핑 수단[24]; 및 타임 슬롯 제어 신호를 출력하는 타임 슬롯 제어 수단[25]을 구비하여 가입자 용량이 증가하고, 적은 비용으로 가입에게 아날로그 전화 서비스[POTS]를 제공할 수 있는 효과가 있다.