公开(公告)号：EP1805798A4

公开(公告)日：2009-08-05

申请号：EP05812439

申请日：2005-09-30

Applicant: IBM

Inventor： MARTIN DALE W ,  SHANK STEVEN M ,  TRIPLETT MICHAEL C ,  TUCKER DEBORAH A

IPC: H01L23/48 ,  H01L21/302 ,  H01L21/336 ,  H01L21/469 ,  H01L21/4763

CPC classification number: H01L21/28247 ,  H01L21/28035 ,  H01L29/4916 ,  Y10S257/90

Abstract: A structure and fabrication method for a gate stack used to define source/drain regions in a semiconductor substrate (110). The method comprises (a) forming a gate dielectric layer (120) on top of the substrate (110), (b) forming a gate polysilicon layer (130) on top of the gate dielectric layer (120), (c) implanting n-type dopants in a top layer (130a) of the gate polysilicon layer (130), (d) etching away portions of the gate polysilicon layer (130) and the gate dielectric layer (120) so as to form a gate stack (132, 134, 122) on the substrate (110), and (e) thermally oxidizing side walls of the gate stack (132, 134, 122) with the presence of a nitrogen-carrying gas. As a result, a diffusion barrier layer (170) is formed at the same depth in the polysilicon material of the gate stack (132, 134, 122) regardless of the doping concentration. Therefore, the n-type doped region (132) of the gate stack has the same width as that of the undoped region (134) of the gate stack (132, 134, 122.).

Abstract translation: 用于在半导体衬底（110）中限定源极/漏极区域的栅极叠层的结构和制造方法。 该方法包括：（a）在衬底（110）的顶部上形成栅极介电层（120），（b）在栅极介电层（120）的顶部上形成栅极多晶硅层（130），（c） （130）的顶层（130a）中，（d）蚀刻掉栅极多晶硅层（130）和栅极介电层（120）的部分以形成栅极叠层（132） （110）上，并且（e）在存在载氮气体的情况下热氧化栅叠层（132,134,122）的侧壁。 结果，不管掺杂浓度如何，在栅极叠层（132,134,122）的多晶硅材料中以相同的深度形成扩散阻挡层（170）。 因此，栅极堆叠的n型掺杂区域（132）具有与栅极堆叠（132,134,122）的未掺杂区域（134）相同的宽度。

公开(公告)号：WO2006039632A3

公开(公告)日：2006-08-10

申请号：PCT/US2005035455

申请日：2005-09-30

Applicant: IBM ,  MARTIN DALE W ,  SHANK STEVEN M ,  TRIPLETT MICHAEL C ,  TUCKER DEBORAH A

Inventor： MARTIN DALE W ,  SHANK STEVEN M ,  TRIPLETT MICHAEL C ,  TUCKER DEBORAH A

IPC: H01L23/48 ,  H01L21/302 ,  H01L21/336 ,  H01L21/469 ,  H01L21/4763

CPC classification number: H01L21/28247 ,  H01L21/28035 ,  H01L29/4916 ,  Y10S257/90

Abstract: A structure and fabrication method for a gate stack used to define source/drain regions in a semiconductor substrate (110). The method comprises (a) forming a gate dielectric layer (120) on top of the substrate (110), (b) forming a gate polysilicon layer (130) on top of the gate dielectric layer (120), (c) implanting n-type dopants in a top layer (130a) of the gate polysilicon layer (130), (d) etching away portions of the gate polysilicon layer (130) and the gate dielectric layer (120) so as to form a gate stack (132, 134, 122) on the substrate (110), and (e) thermally oxidizing side walls of the gate stack (132, 134, 122) with the presence of a nitrogen-carrying gas. As a result, a diffusion barrier layer (170) is formed at the same depth in the polysilicon material of the gate stack (132, 134, 122) regardless of the doping concentration. Therefore, the n-type doped region (132) of the gate stack has the same width as that of the undoped region (134) of the gate stack (132, 134, 122.).

Abstract translation: 一种用于限定半导体衬底（110）中的源极/漏极区域的栅堆叠的结构和制造方法。 该方法包括：（a）在衬底（110）的顶部上形成栅极电介质层（120），（b）在栅极电介质层（120）的顶部上形成栅极多晶硅层（130），（c） 栅极多晶硅层（130）的顶层（130a）中的（d）型掺杂剂，（d）蚀刻掉栅极多晶硅层（130）和栅极电介质层（120）的部分，以形成栅叠层 ，134,122），以及（e）在存在含氮气体的情况下热氧化所述栅堆叠（132,134,122）的侧壁。 结果，不管掺杂浓度如何，在栅极堆叠（132,134,122）的多晶硅材料中的相同深度处形成扩散阻挡层（170）。 因此，栅极堆叠的n型掺杂区域（132）具有与栅极叠层（132,134,122。）的未掺杂区域（134）相同的宽度。