中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.017 seconds)

    GATE STACKS
    1.
    发明公开
    GATE STACKS 有权
    GATESTAPEL

    公开(公告)号：EP1805798A4

    公开(公告)日：2009-08-05

    申请号：EP05812439

    申请日：2005-09-30

    Applicant: IBM

    Inventor： MARTIN DALE W ,  SHANK STEVEN M ,  TRIPLETT MICHAEL C ,  TUCKER DEBORAH A

    IPC: H01L23/48 ,  H01L21/302 ,  H01L21/336 ,  H01L21/469 ,  H01L21/4763

    CPC classification number: H01L21/28247 ,  H01L21/28035 ,  H01L29/4916 ,  Y10S257/90

    Abstract: A structure and fabrication method for a gate stack used to define source/drain regions in a semiconductor substrate (110). The method comprises (a) forming a gate dielectric layer (120) on top of the substrate (110), (b) forming a gate polysilicon layer (130) on top of the gate dielectric layer (120), (c) implanting n-type dopants in a top layer (130a) of the gate polysilicon layer (130), (d) etching away portions of the gate polysilicon layer (130) and the gate dielectric layer (120) so as to form a gate stack (132, 134, 122) on the substrate (110), and (e) thermally oxidizing side walls of the gate stack (132, 134, 122) with the presence of a nitrogen-carrying gas. As a result, a diffusion barrier layer (170) is formed at the same depth in the polysilicon material of the gate stack (132, 134, 122) regardless of the doping concentration. Therefore, the n-type doped region (132) of the gate stack has the same width as that of the undoped region (134) of the gate stack (132, 134, 122.).

    Abstract translation: 用于在半导体衬底（110）中限定源极/漏极区域的栅极叠层的结构和制造方法。 该方法包括：（a）在衬底（110）的顶部上形成栅极介电层（120），（b）在栅极介电层（120）的顶部上形成栅极多晶硅层（130），（c） （130）的顶层（130a）中，（d）蚀刻掉栅极多晶硅层（130）和栅极介电层（120）的部分以形成栅极叠层（132） （110）上，并且（e）在存在载氮气体的情况下热氧化栅叠层（132,134,122）的侧壁。 结果，不管掺杂浓度如何，在栅极叠层（132,134,122）的多晶硅材料中以相同的深度形成扩散阻挡层（170）。 因此，栅极堆叠的n型掺杂区域（132）具有与栅极堆叠（132,134,122）的未掺杂区域（134）相同的宽度。

    GATE STACKS
    4.
    发明申请
    GATE STACKS 审中-公开
    门盖板

    公开(公告)号：WO2006039632A3

    公开(公告)日：2006-08-10

    申请号：PCT/US2005035455

    申请日：2005-09-30

    Applicant: IBM ,  MARTIN DALE W ,  SHANK STEVEN M ,  TRIPLETT MICHAEL C ,  TUCKER DEBORAH A

    Inventor： MARTIN DALE W ,  SHANK STEVEN M ,  TRIPLETT MICHAEL C ,  TUCKER DEBORAH A

    IPC: H01L23/48 ,  H01L21/302 ,  H01L21/336 ,  H01L21/469 ,  H01L21/4763

    CPC classification number: H01L21/28247 ,  H01L21/28035 ,  H01L29/4916 ,  Y10S257/90

    Abstract: A structure and fabrication method for a gate stack used to define source/drain regions in a semiconductor substrate (110). The method comprises (a) forming a gate dielectric layer (120) on top of the substrate (110), (b) forming a gate polysilicon layer (130) on top of the gate dielectric layer (120), (c) implanting n-type dopants in a top layer (130a) of the gate polysilicon layer (130), (d) etching away portions of the gate polysilicon layer (130) and the gate dielectric layer (120) so as to form a gate stack (132, 134, 122) on the substrate (110), and (e) thermally oxidizing side walls of the gate stack (132, 134, 122) with the presence of a nitrogen-carrying gas. As a result, a diffusion barrier layer (170) is formed at the same depth in the polysilicon material of the gate stack (132, 134, 122) regardless of the doping concentration. Therefore, the n-type doped region (132) of the gate stack has the same width as that of the undoped region (134) of the gate stack (132, 134, 122.).

    Abstract translation: 一种用于限定半导体衬底（110）中的源极/漏极区域的栅堆叠的结构和制造方法。 该方法包括：（a）在衬底（110）的顶部上形成栅极电介质层（120），（b）在栅极电介质层（120）的顶部上形成栅极多晶硅层（130），（c） 栅极多晶硅层（130）的顶层（130a）中的（d）型掺杂剂，（d）蚀刻掉栅极多晶硅层（130）和栅极电介质层（120）的部分，以形成栅叠层 ，134,122），以及（e）在存在含氮气体的情况下热氧化所述栅堆叠（132,134,122）的侧壁。 结果，不管掺杂浓度如何，在栅极堆叠（132,134,122）的多晶硅材料中的相同深度处形成扩散阻挡层（170）。 因此，栅极堆叠的n型掺杂区域（132）具有与栅极叠层（132,134,122。）的未掺杂区域（134）相同的宽度。

    Silicium-Photonik-Integrations-Verfahren und Struktur
    6.
    发明专利
    Silicium-Photonik-Integrations-Verfahren und Struktur 未知

    公开(公告)号：DE102015120493A1

    公开(公告)日：2016-06-23

    申请号：DE102015120493

    申请日：2015-11-26

    Applicant: IBM

    Inventor： ASSEFA SOLOMON ,  BARWICZ TYMON ,  GREEN WILLIAM M ,  KHATER MARWAN H ,  ROSENBERG JESSIE C ,  SHANK STEVEN M

    IPC: H01L27/144 ,  H01L21/314 ,  H01L21/762

    Abstract: Es werden Vorgehensweisen für eine Silicium-Photonik-Integration bereitgestellt. Ein Verfahren beinhaltet: Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum; thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht; und Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials. Die konforme abdichtende Schicht ist so konfiguriert, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet. Der Photodetektor und die zumindest eine Einheit befinden sich auf einem gleichen Substrat. Die zumindest eine Einheit beinhaltet eine Komplementär-Metall-Oxid-Halbleiter-Einheit oder eine passive Photonik-Einheit.

    Silicium-Photonik-Integrations-Verfahren
    7.
    发明专利
    Silicium-Photonik-Integrations-Verfahren 未知

    公开(公告)号：DE102015120493B4

    公开(公告)日：2021-03-11

    申请号：DE102015120493

    申请日：2015-11-26

    Applicant: IBM

    Inventor： ASSEFA SOLOMON ,  BARWICZ TYMON ,  GREEN WILLIAM M ,  KHATER MARWAN H ,  ROSENBERG JESSIE C ,  SHANK STEVEN M

    IPC: H01L27/144 ,  H01L21/314 ,  H01L21/762 ,  H01L31/173

    Abstract: Verfahren zum Bilden einer Halbleiterstruktur, das aufweist:Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum;thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht;Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials, wobei das Bilden der konformen abdichtenden Schicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidung aufweist;Bilden einer Barrierenschicht sowohl auf einem ersten Teilbereich der konformen abdichtenden Schicht über dem Photodetektor als auch auf einem zweiten Teilbereich der konformen abdichtenden Schicht über einem Laser-Gitter-Koppler, wobei das Bilden der Barrierenschicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung aufweist; undselektives Entfernen eines Teilbereichs der Barrierenschicht von dem Gebiet über dem Laser-Gitter-Koppler,wobei die konforme abdichtende Schicht so konfiguriert ist, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet,sich der Photodetektor und die zumindest eine Einheit auf einem gleichen Substrat befinden; unddie zumindest eine Einheit eine Komplementär-Metall-Oxid-Halbleiter-Einheit und dem Laser-Gitter-Koppler aufweist.

    Buried waveguide photodetector
    8.
    发明专利
    Buried waveguide photodetector 未知

    公开(公告)号：GB2526960A

    公开(公告)日：2015-12-09

    申请号：GB201514364

    申请日：2014-01-15

    Applicant: IBM

    Inventor： ASSEFA SOLOMON ,  GREEN WILLIAM M ,  SHANK STEVEN M ,  VKASIV YURLL A

    IPC: H01L31/0232

    Abstract: A method of forming an integrated photonic semiconductor structure having a photodetector and a CMOS device may include forming the CMOS device on a first silicon-on-insulator region, forming a silicon optical waveguide on a second silicon- on-insulator region, and forming a shallow trench isolation (STI) region surrounding the silicon optical waveguide such that the shallow trench isolation electrically isolating the first and second silicon-on-insulator region. Within a first region of the STI region, a first germanium material is deposited adjacent a first side wall of the semiconductor optical waveguide. Within a second region of the STI region, a second germanium material is deposited adjacent a second side wall of the semiconductor optical waveguide, whereby the second side wall opposes the first side wall. The first and second germanium material form an active region that evanescently receives propagating optical signals from the first and second side wall of the semiconductor optical waveguide.

    Versenkter Wellenleiter-Photodetektor
    9.
    发明专利
    Versenkter Wellenleiter-Photodetektor 未知

    公开(公告)号：DE112014000444T5

    公开(公告)日：2015-10-15

    申请号：DE112014000444

    申请日：2014-01-15

    Applicant: IBM

    Inventor： ASSEFA SOLOMON ,  GREEN WILLIAM M ,  SHANK STEVEN M ,  VKASIV YURLL A

    IPC: G02B6/12 ,  G02B6/13 ,  G02B6/136 ,  H01L31/0745

    Abstract: Ein Verfahren zum Ausbilden einer integrierten photonischen Halbleiterstruktur mit einem Photodetektor und einem CMOS-Bauteil kann das Ausbilden des CMOS-Bauteils auf einem ersten Silizium-auf-Isolator-Gebiet, das Ausbilden eines Siliziumlichtwellenleiters auf einem zweiten Silizium-auf-Isolator-Gebiet und das Ausbilden eines Flachen-Graben-Isolations(Shallow Trench Isolation, STI)-Gebietes um den Siliziumlichtwellenleiter aufweisen, sodass die Flache-Graben-Isolation das erste und zweite Silizium-auf-Isolator-Gebiet elektrisch isoliert. In einem ersten Gebiet des ersten STI-Gebiets wird ein erstes Germanium-Material angrenzend an eine erste Seitenwand des Lichtwellenleiter-Halbleiters abgeschieden. In einem zweiten Gebiet des STI-Gebiets wird ein zweites Germanium-Material angrenzend an eine zweite Seitenwand des Lichtwellenleiter-Halbleiters abgeschieden, wobei die zweite Seitenwand der ersten Seitenwand gegenüberliegt. Das erste und zweite Germanium-Material bilden ein aktives Gebiet, das in evaneszenter Weise sich ausbreitende optische Signale von der ersten und zweiten Seitenwand des Lichtwellenleiter-Halbleiters empfängt.

Patent Agency Ranking