公开(公告)号：GB2494739A

公开(公告)日：2013-03-20

申请号：GB201210467

申请日：2012-06-13

Applicant: IBM

Inventor： VEGA REINALDO ARIEL ,  AQUILINO MICHAEL VINCENT

IPC: H01L21/762 ,  H01L29/08 ,  H01L29/78

Abstract: A trench isolation structure and method of forming the trench isolation structure and a MOSFET based thereon are disclosed. The method includes forming a generally T-shaped shallow trench isolation (STI) structure 35 having an overhang 34 and forming a gate stack 38. The method further includes forming source and drain recesses 40, which may be faceted recesses 40a, 40b, adjacent to the STI structure and the gate stack. The source and drain recesses are separated from the STI structure in the region under the overhang by substrate material 12a. Epitaxial source and drain regions 42 associated with the gate stack are formed by filling the source and drain recesses with stressor material, the substrate material 12a between the recesses and the STI structure acting as a seed layer for the stressor material.

公开(公告)号：GB2494739B

公开(公告)日：2013-09-11

申请号：GB201210467

申请日：2012-06-13

Applicant: IBM

Inventor： VEGA REINALDO ARIEL ,  AQUILINO MICHAEL VINCENT

IPC: H01L21/762 ,  H01L29/08 ,  H01L29/78

公开(公告)号：DE112017002600B4

公开(公告)日：2022-11-10

申请号：DE112017002600

申请日：2017-06-01

Applicant: IBM

Inventor： VENIGALLA RAJASEKHAR ,  VEGA REINALDO ARIEL ,  MALLELA HARI

IPC: H01L21/8234

Abstract: Verfahren zum Ausbilden einer Halbleitereinheit, wobei das Verfahren aufweist:Ausbilden eines ersten Source-/Drain-Bereichs (802) und eines zweiten Source-/Drain-Bereichs (1002) auf einem Halbleitersubstrat (102);Ausbilden eines ersten Kanalbereichs und eines zweiten Kanalbereichs auf dem Substrat (102);Ausbilden eines unteren Abstandselements (1302, 1602) auf dem ersten Source-/Drain-Bereich (802) und dem zweiten Source-/Drain-Bereich (1002);Ausbilden eines ersten Gate-Stapels über Seitenwänden des ersten Kanalbereichs (1502a) und eines zweiten Gate-Stapels über Seitenwänden des zweiten Kanalbereichs (1502b);Ausbilden einer Gate-Leiterschicht (1902) über freiliegenden Abschnitten des unteren Abstandselements (1602) und um den ersten Gate-Stapel und den zweiten Gate-Stapel herum;Entfernen eines Abschnitts der Gate-Leiterschicht (1902) angrenzend an den ersten Gate-Stapel;Entfernen eines Abschnitts der Gate-Leiterschicht (1902) angrenzend an den zweiten Gate-Stapel, sodass der Gate-Leiter (1902) eine erste Dicke angrenzend an den ersten Gate-Stapel und eine zweite Dicke angrenzend an den zweiten Gate-Stapel aufweist, wobei die erste Dicke geringer als die zweite Dicke ist;Entfernen von Abschnitten des ersten Gate-Stapels und des zweiten Gate-Stapels so, dass Abschnitte des ersten Kanalbereichs und des zweiten Kanalbereichs freigelegt werden;Ausbilden eines Opferabstandselements (2302) über freiliegenden Abschnitten des ersten Kanalbereichs und des zweiten Kanalbereichs;Entfernen freiliegender Abschnitte der Gate-Leiterschicht so, dass Abschnitte des unteren Abstandselements (1602) freigelegt werden;Abscheiden eines oberen Abstandselements (2702) über dem ersten Gate-Stapel und dem zweiten Gate-Stapel;Entfernen freiliegender Abschnitte des ersten Kanalbereichs (1502a) so, dass ein Hohlraum in dem oberen Abstandselement (2702) ausgebildet wird; undAusbilden eines dritten Source-/Drain-Bereichs (3002, 3104) in dem Hohlraum in dem oberen Abstandselement und einer dielektrischen Zwischenebenenschicht (2802).

公开(公告)号：DE112017002600T5

公开(公告)日：2019-04-25

申请号：DE112017002600

申请日：2017-06-01

Applicant: IBM

Inventor： VENIGALLA RAJASEKHAR ,  VEGA REINALDO ARIEL ,  MALLELA HARI

IPC: H01L21/8234 ,  H01L21/336 ,  H01L29/78

Abstract: Eine Halbleitereinheit weist einen ersten Source-/Drain-Bereich (802), der auf einem Halbleitersubstrat (102) angeordnet ist, einen zweiten Source-/Drain-Bereich (1002), der auf dem Halbleitersubstrat (102) angeordnet ist, ein unteres Abstandselement (1602), das auf dem ersten Source-/Drain-Bereich (802) angeordnet ist, und ein unteres Abstandselement (1602) auf, das auf dem zweiten Source-/Drain-Bereich (1002) angeordnet ist. Ein erster Gate-Stapel (2602a) mit einer ersten Länge (L1) ist auf dem ersten Source-/Drain-Bereich (802) angeordnet. Ein zweiter Gate-Stapel (2602b) mit einer zweiten Länge (L2) ist auf dem zweiten Source-/Drain-Bereich (1002) angeordnet, wobei die erste Länge (L1) kürzer als die zweite Länge (L2) ist. Ein oberes Abstandselement (2702) ist auf dem ersten Gate-Stapel (2602a) angeordnet, und ein oberes Abstandselement (2702) ist auf dem zweiten Gate-Stapel (2702b) angeordnet.