公开(公告)号：WO2004095262A2

公开(公告)日：2004-11-04

申请号：PCT/GB2004001630

申请日：2004-04-14

Applicant: IBM ,  IBM UK ,  STRAIT GARY ,  VAN HUBEN GARY ,  WALTERS CRAIG

Inventor： STRAIT GARY ,  VAN HUBEN GARY ,  WALTERS CRAIG

IPC: G06F9/40 ,  G06F9/50 ,  G06F15/173

CPC classification number: G06F9/50

Abstract: A method for processing data in a computer system using two main concepts for addressing this situation, from which numerous other implementations are achieved using a first and second main concept. The first is a method of managing a common data path among a plethora of facilities with a decentralized distributed management scheme. The second concept is a method for managing a shared data buffer or group of buffers between multitudes of facilities. By employing the concepts discussed herein, one can contemplate a complex dataflow consisting of a multiplicity of resources and data paths, whereby virtually any combination of sharing is possible. A single data path can be shared among multiple sources or sinks. A single resource can be shared, but may have many separate data paths, or all elements of the present invention can be combined to comprise a dataflow with shared resources and shared data paths, both of which are actively managed by completely independent controllers on a separate chip or on the same chip, but with a segregated dataflow.

公开(公告)号：DE112018004636T5

公开(公告)日：2020-07-16

申请号：DE112018004636

申请日：2018-11-08

Applicant: IBM

Inventor： MATSAKIS NICHOLAS ,  WALTERS CRAIG ,  BARTIK JANE ,  SHUM CHUNG-LUNG ,  TZORTZATOS ELPIDA

IPC: G06F9/46 ,  G06F12/08

Abstract: Eine gemeinsam genutzten Cachezeile wird von mehreren Prozessoren einer Datenverarbeitungsumgebung gleichzeitig geändert. Die gleichzeitige Änderung wird mindestens beruhend darauf durchgeführt, dass eine oder mehrere architekturdefinierte Anweisungen („Fetch due to Non-Coherent Store“-Anweisungen) empfangen werden, die es mehreren Prozessoren gestatten, die gemeinsam genutzte Cachezeile gleichzeitig zu aktualisieren, ohne eine Sperre zu erhalten oder über eine exklusive Eigentümerschaft der Daten zu verfügen.

公开(公告)号：DE112018004636B4

公开(公告)日：2021-12-30

申请号：DE112018004636

申请日：2018-11-08

Applicant: IBM

Inventor： MATSAKIS NICHOLAS ,  WALTERS CRAIG ,  BARTIK JANE ,  SHUM CHUNG-LUNG ,  TZORTZATOS ELPIDA

IPC: G06F9/46 ,  G06F12/08

Abstract: Eine gemeinsam genutzten Cachezeile wird von mehreren Prozessoren einer Datenverarbeitungsumgebung gleichzeitig geändert. Die gleichzeitige Änderung wird mindestens beruhend darauf durchgeführt, dass eine oder mehrere architekturdefinierte Anweisungen („Fetch due to Non-Coherent Store“-Anweisungen) empfangen werden, die es mehreren Prozessoren gestatten, die gemeinsam genutzte Cachezeile gleichzeitig zu aktualisieren, ohne eine Sperre zu erhalten oder über eine exklusive Eigentümerschaft der Daten zu verfügen.