公开(公告)号：DE112018001257T5

公开(公告)日：2019-12-12

申请号：DE112018001257

申请日：2018-05-21

Applicant: IBM

Inventor： LEE JANG-SOO ,  JACOBI CHRISTIAN ,  ZOELLIN CHRISTIAN ,  LEE DAVID ,  BARTIK JANE ,  SAPORITO ANTHONY

IPC: G06F9/38

Abstract: Ausführungen der vorliegenden Erfindung betreffen ein durch einen Computer umgesetztes Verfahren zum Generieren und Überprüfen von Ablaufverfolgungen von Hardware-Anweisungen, die Dateninhalte des Arbeitsspeichers enthalten. Das Verfahren enthält ein Initiieren einer Erfassung von speicherinternen Ablaufverfolgungs- (IMT) Daten für einen Prozessor, wobei die IMT-Daten eine Anweisungsablaufverfolgung sind und gesammelt werden, während Anweisungen eine Ausführungs-Pipeline des Prozessors durchlaufen. Das Verfahren enthält ferner ein Erfassen von Inhalten von architekturgebundenen Registern des Prozessors durch: ein Speichern der Inhalte der architekturgebundenen Register in einem vorbestimmten Arbeitsspeicher-Speicherplatz, und ein Veranlassen, dass eine Lade-Speicher-Einheit (LSU) Inhalte des vorbestimmten Arbeitsspeicher-Speicherplatzes liest.

公开(公告)号：DE112018004636T5

公开(公告)日：2020-07-16

申请号：DE112018004636

申请日：2018-11-08

Applicant: IBM

Inventor： MATSAKIS NICHOLAS ,  WALTERS CRAIG ,  BARTIK JANE ,  SHUM CHUNG-LUNG ,  TZORTZATOS ELPIDA

IPC: G06F9/46 ,  G06F12/08

Abstract: Eine gemeinsam genutzten Cachezeile wird von mehreren Prozessoren einer Datenverarbeitungsumgebung gleichzeitig geändert. Die gleichzeitige Änderung wird mindestens beruhend darauf durchgeführt, dass eine oder mehrere architekturdefinierte Anweisungen („Fetch due to Non-Coherent Store“-Anweisungen) empfangen werden, die es mehreren Prozessoren gestatten, die gemeinsam genutzte Cachezeile gleichzeitig zu aktualisieren, ohne eine Sperre zu erhalten oder über eine exklusive Eigentümerschaft der Daten zu verfügen.

公开(公告)号：DE112015003759B4

公开(公告)日：2023-01-19

申请号：DE112015003759

申请日：2015-09-14

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  ROSA DANIEL VINCENT ,  SCHMIDT DONALD WILLIAM ,  BARTIK JANE

IPC: G06F11/30 ,  G06F9/30

Abstract: Ein System und Verfahren zum Implementieren eines Befehls zum Bearbeiten einer Mehrzahl von Zählern, der ein Festlegen einer Zählergruppe auf der Grundlage des Befehls zum Bearbeiten, ob eine Berechtigung für den Zugang zu der Zählergruppe vorliegt und eines Speicherblocks in einem Speicher auf der Grundlage des Befehls zum Bearbeiten beinhaltet. In Reaktion auf ein Feststellen, dass eine Berechtigung für den Zugang vorliegt, extrahieren das System und Verfahren die Mehrzahl von Zählern aus der Zählergruppe in Reaktion auf ein Feststellen, dass eine Berechtigung für den Zugang vorliegt, und speichern die Mehrzahl von Zählern in dem Speicherblock.

公开(公告)号：DE112015001477B4

公开(公告)日：2024-09-26

申请号：DE112015001477

申请日：2015-03-17

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  SCHMIDT DONALD WILLIAM ,  ROSA DANIEL VINCENT ,  BARTIK JANE ,  KING GARY MALCOM

IPC: G06F9/48 ,  G06F9/50

Abstract: Prozessor mit simultanem Multithreading (SMT) und einer Verarbeitungsschaltung zum Realisieren mehrerer Sätze von Hardware-Zählern, um Multithreading-Auslastungsinformation bereitzustellen,wobei jedem Satz von Hardware-Zählern eine andere Zahl von Threads zugeordnet ist,wobei ein erster Hardwarezähler eines Satzes von Hardwarezählern jeweils die Anzahl der durch die aktiven Threads abgeschlossenen Befehle und ein zweiter Hardwarezähler des Satzes die abgeschlossenen Taktzyklen zählt, während die dem Satz von Hardwarezählern zugeordneten Threads aktiv sind,wobei ein Thread aktiv ist, wenn er gültig ist und sich nicht in einem Wartezustand befindet,wobei der Prozessor weiter ausgebildet ist, Werte der Hardware-Zählern als Multithreading-Auslastungsinformation einem Software-Programm zur Verfügung zu stellen.

公开(公告)号：DE112018004636B4

公开(公告)日：2021-12-30

申请号：DE112018004636

申请日：2018-11-08

Applicant: IBM

Inventor： MATSAKIS NICHOLAS ,  WALTERS CRAIG ,  BARTIK JANE ,  SHUM CHUNG-LUNG ,  TZORTZATOS ELPIDA

IPC: G06F9/46 ,  G06F12/08

Abstract: Eine gemeinsam genutzten Cachezeile wird von mehreren Prozessoren einer Datenverarbeitungsumgebung gleichzeitig geändert. Die gleichzeitige Änderung wird mindestens beruhend darauf durchgeführt, dass eine oder mehrere architekturdefinierte Anweisungen („Fetch due to Non-Coherent Store“-Anweisungen) empfangen werden, die es mehreren Prozessoren gestatten, die gemeinsam genutzte Cachezeile gleichzeitig zu aktualisieren, ohne eine Sperre zu erhalten oder über eine exklusive Eigentümerschaft der Daten zu verfügen.

公开(公告)号：DE112015003759T5

公开(公告)日：2017-08-17

申请号：DE112015003759

申请日：2015-09-14

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  SCHMIDT DONALD WILLIAM ,  ROSA DANIEL VINCENT ,  BARTIK JANE

IPC: G06F11/30 ,  G06F9/30

Abstract: Ein System und Verfahren zum Implementieren eines Befehls zum Bearbeiten einer Mehrzahl von Zählern, der ein Festlegen einer Zählergruppe auf der Grundlage des Befehls zum Bearbeiten, ob eine Berechtigung für den Zugang zu der Zählergruppe vorliegt und eines Speicherblocks in einem Speicher auf der Grundlage des Befehls zum Bearbeiten beinhaltet. In Reaktion auf ein Feststellen, dass eine Berechtigung für den Zugang vorliegt, extrahieren das System und Verfahren die Mehrzahl von Zählern aus der Zählergruppe in Reaktion auf ein Feststellen, dass eine Berechtigung für den Zugang vorliegt, und speichern die Mehrzahl von Zählern in dem Speicherblock.

公开(公告)号：DE112015001477T5

公开(公告)日：2017-02-16

申请号：DE112015001477

申请日：2015-03-17

Applicant: IBM

Inventor： BRADBURY JONATHAN DAVID ,  SCHMIDT DONALD WILLIAM ,  ROSA DANIEL VINCENT ,  BARTIK JANE ,  KING GARY MALCOM

IPC: G06F9/48 ,  G06F9/50

Abstract: Ausführungsformen beziehen sich auf ein Verfolgen einer Auslastung in einem Multithreading(MT)-Computersystem. Gemäß einem Aspekt beinhaltet ein Computersystem eine Konfiguration mit einem Kern, der so konfiguriert ist, dass er in einem MT-Modus betrieben wird, der mehrere Threads in gemeinsam genutzten Ressourcen des Kerns unterstützt. Der Kern ist so konfiguriert, dass er ein Verfahren durchführt, das ein Zurücksetzen einer Mehrzahl von Auslastungszählern beinhaltet. Die Auslastungszähler beinhalten eine Mehrzahl von Zählersätzen. Während jedes Taktzyklus auf dem Kern wird aus der Mehrzahl von Zählersätzen ein Satz von Zählern ausgewählt. Das Auswählen beruht auf einer Anzahl von momentan aktiven Threads auf dem Kern. Zusätzlich wird auf Grundlage eines Zusammentreffens von einem oder mehreren Ausführungsereignissen in den mehreren Threads des Kerns während jedes Taktzyklus ein Zähler in dem ausgewählten Satz von Zählern erhöht. Die Werte der Auslastungszähler werden einem Softwareprogramm bereitgestellt.