-
公开(公告)号:DE112023001803T5
公开(公告)日:2025-03-06
申请号:DE112023001803
申请日:2023-01-17
Applicant: IBM
Inventor: COLLURA ADAM , ROMAIN MICHAEL , HUOTT WILLIAM , OWCZARCZYK PAWEL , JACOBI CHRISTIAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG , BUYUKTOSUNOGLU ALPER , WEBEL TOBIAS , CADIGAN JR MICHAEL , LOGSDON PAUL , CAREY SEAN , ANDERSON KARL , CICHANOWSKI MARK , PAYER STEFAN
IPC: G06F1/28
Abstract: Das hierin beschriebene Verfahren und die hierin beschriebenen Systeme ermöglichen es, unerwünschte Leistungs- oder Spannungsschwankungen in Bereichen einer Halbleitereinheit zu erkennen und abzuschwächen. Das Verfahren umfasst ein Erkennen eines Bereichs eines Prozessorchips wie zum Beispiel einen einzelnen Prozessor, der eine verringerte Leistungsaufnahme und eine daraus resultierende örtliche Spannungsspitze (z.B. eine Spitze, die Vmax übersteigt) aufweist, die das allgemeine Lebensende der Einheit beschleunigen würde. Die beschriebenen Systeme reagieren durch Aktivieren von Schaltungen oder Stromerzeugern, die sich in dem betreffenden Bereich befinden, um mittels eines Schutzstroms zusätzliche Leistung zu entnehmen. Der Schutzstrom setzt die lokalen Spannungsspitzen wieder auf innerhalb eines bestimmten vorgegebenen Bereichs herab. Die daraus resultierende Verringerung der Zeit oberhalb von Vmax beim Prüfen verringert die Anzahl von Einheiten, die aufgrund von Vmax-Überschreitungen aussortiert werden müssen, und erhöht die erwartete Zuverlässigkeit und Lebensdauer der Einheit im Betrieb.
-
公开(公告)号:LT3571578T
公开(公告)日:2021-09-27
申请号:LT17797326
申请日:2017-11-09
Applicant: IBM
Inventor: GREINER DAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG , SLEGEL TIMOTHY , JACOBI CHRISTIAN
IPC: G06F9/30
-
公开(公告)号:AU2018209079A1
公开(公告)日:2019-06-13
申请号:AU2018209079
申请日:2018-01-12
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , JACOBI CHRISTIAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG
Abstract: A guarded storage facility sets up a boundary indicating a range of addresses to be guarded or protected. When a program attempts to access an address in a guarded section defined by the boundary, a guarded storage event occurs. Use of this facility facilitates performance of certain tasks within a computing environment, including storage reclamation.
-
公开(公告)号:ES2890239T3
公开(公告)日:2022-01-18
申请号:ES17797326
申请日:2017-11-09
Applicant: IBM
Inventor: GREINER DAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG , SLEGEL TIMOTHY , JACOBI CHRISTIAN
IPC: G06F9/30
Abstract: Un método implementado por ordenador para facilitar el procesamiento en un entorno informático, comprendiendo dicho método implementado por ordenador: obtener una instrucción para realizar una bifurcación condicional a una ubicación especificada indirectamente; y ejecutar, por al menos un procesador, la instrucción; el método caracterizado porque la ejecución comprende: obtener una dirección de bifurcación de una ubicación en la memoria, la ubicación en la memoria designada por la instrucción, en donde los contenidos de un registro especificado en un campo de índice de la instrucción más los contenidos de otro registro especificado en un campo de base de la instrucción agregado a un desplazamiento especificado en la instrucción proporcionan una dirección en la memoria que define la ubicación en la memoria; determinar en base a un código de condición de otra instrucción si va a ocurrir una bifurcación, en donde la determinación usa el código de condición para indexar en una máscara proporcionada por la instrucción para determinar si la bifurcación debe ocurrir; y bifurcar a la dirección de la bifurcación obtenida de la ubicación en la memoria, basándose en la determinación de que la bifurcación va a ocurrir, en donde la bifurcación se realiza sin tener que precargar la dirección de la bifurcación en un registro.
-
公开(公告)号:DE112018004636B4
公开(公告)日:2021-12-30
申请号:DE112018004636
申请日:2018-11-08
Applicant: IBM
Inventor: MATSAKIS NICHOLAS , WALTERS CRAIG , BARTIK JANE , SHUM CHUNG-LUNG , TZORTZATOS ELPIDA
Abstract: Eine gemeinsam genutzten Cachezeile wird von mehreren Prozessoren einer Datenverarbeitungsumgebung gleichzeitig geändert. Die gleichzeitige Änderung wird mindestens beruhend darauf durchgeführt, dass eine oder mehrere architekturdefinierte Anweisungen („Fetch due to Non-Coherent Store“-Anweisungen) empfangen werden, die es mehreren Prozessoren gestatten, die gemeinsam genutzte Cachezeile gleichzeitig zu aktualisieren, ohne eine Sperre zu erhalten oder über eine exklusive Eigentümerschaft der Daten zu verfügen.
-
公开(公告)号:SI3571578T1
公开(公告)日:2021-11-30
申请号:SI201730900
申请日:2017-11-09
Applicant: IBM
Inventor: GREINER DAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG , SLEGEL TIMOTHY , JACOBI CHRISTIAN
IPC: G06F9/00
-
公开(公告)号:AU2017393885B2
公开(公告)日:2020-09-17
申请号:AU2017393885
申请日:2017-11-09
Applicant: IBM
Inventor: GREINER DAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG , SLEGEL TIMOTHY , JACOBI CHRISTIAN
IPC: G06F9/30
Abstract: An instruction to perform a conditional branch to an indirectly specified location is executed. A branch address is obtained from a location in memory, the location in memory designated by the instruction. A determination is made,based on a condition code of another instruction, whether a branch is to occur, and a branch to the branch address is performed, based on determining the branch is to occur.
-
公开(公告)号:ZA201904863B
公开(公告)日:2022-04-28
申请号:ZA201904863
申请日:2019-07-24
Applicant: IBM
Inventor: GIAMEI BRUCE CONRAD , JACOBI CHRISTIAN , SHUM CHUNG-LUNG , SCHMIDT DONALD WILLIAM , ROSA DANIEL , SAPORITO ANTHONY
Abstract: A computing environment facility is provided to extend a hold of a cache line in private (or local) cache exclusively after processing a storage operand request. The facility includes determining whether a storage operand request to a storage location shared by multiple processing units of the computing environment is designated hold. In addition, a determination is made whether a state of the corresponding cache line in private cache used for processing the storage operand request is owned exclusively. Based on determining that the storage operand request is designated hold, and that the state of the corresponding cache line in private cache used for processing the storage operand request is owned exclusively, continuing to hold the corresponding cache line in the private cache exclusively after completing processing of the storage operand request. The continuing to hold may include initiating a counter to facilitate the continuing hold for a desired, set interval.
-
公开(公告)号:PL3571578T3
公开(公告)日:2022-01-24
申请号:PL17797326
申请日:2017-11-09
Applicant: IBM
Inventor: GREINER DAN , SAPORITO ANTHONY , SHUM CHUNG-LUNG , SLEGEL TIMOTHY , JACOBI CHRISTIAN
IPC: G06F9/30
-
公开(公告)号:DE112018004636T5
公开(公告)日:2020-07-16
申请号:DE112018004636
申请日:2018-11-08
Applicant: IBM
Inventor: MATSAKIS NICHOLAS , WALTERS CRAIG , BARTIK JANE , SHUM CHUNG-LUNG , TZORTZATOS ELPIDA
Abstract: Eine gemeinsam genutzten Cachezeile wird von mehreren Prozessoren einer Datenverarbeitungsumgebung gleichzeitig geändert. Die gleichzeitige Änderung wird mindestens beruhend darauf durchgeführt, dass eine oder mehrere architekturdefinierte Anweisungen („Fetch due to Non-Coherent Store“-Anweisungen) empfangen werden, die es mehreren Prozessoren gestatten, die gemeinsam genutzte Cachezeile gleichzeitig zu aktualisieren, ohne eine Sperre zu erhalten oder über eine exklusive Eigentümerschaft der Daten zu verfügen.
-
-
-
-
-
-
-
-
-