BETRIEBSSPANNUNG EINER HALBLEITEREINHEIT

    公开(公告)号:DE112023001803T5

    公开(公告)日:2025-03-06

    申请号:DE112023001803

    申请日:2023-01-17

    Applicant: IBM

    Abstract: Das hierin beschriebene Verfahren und die hierin beschriebenen Systeme ermöglichen es, unerwünschte Leistungs- oder Spannungsschwankungen in Bereichen einer Halbleitereinheit zu erkennen und abzuschwächen. Das Verfahren umfasst ein Erkennen eines Bereichs eines Prozessorchips wie zum Beispiel einen einzelnen Prozessor, der eine verringerte Leistungsaufnahme und eine daraus resultierende örtliche Spannungsspitze (z.B. eine Spitze, die Vmax übersteigt) aufweist, die das allgemeine Lebensende der Einheit beschleunigen würde. Die beschriebenen Systeme reagieren durch Aktivieren von Schaltungen oder Stromerzeugern, die sich in dem betreffenden Bereich befinden, um mittels eines Schutzstroms zusätzliche Leistung zu entnehmen. Der Schutzstrom setzt die lokalen Spannungsspitzen wieder auf innerhalb eines bestimmten vorgegebenen Bereichs herab. Die daraus resultierende Verringerung der Zeit oberhalb von Vmax beim Prüfen verringert die Anzahl von Einheiten, die aufgrund von Vmax-Überschreitungen aussortiert werden müssen, und erhöht die erwartete Zuverlässigkeit und Lebensdauer der Einheit im Betrieb.

    Bifurcación condicional a una ubicación especificada indirectamente

    公开(公告)号:ES2890239T3

    公开(公告)日:2022-01-18

    申请号:ES17797326

    申请日:2017-11-09

    Applicant: IBM

    Abstract: Un método implementado por ordenador para facilitar el procesamiento en un entorno informático, comprendiendo dicho método implementado por ordenador: obtener una instrucción para realizar una bifurcación condicional a una ubicación especificada indirectamente; y ejecutar, por al menos un procesador, la instrucción; el método caracterizado porque la ejecución comprende: obtener una dirección de bifurcación de una ubicación en la memoria, la ubicación en la memoria designada por la instrucción, en donde los contenidos de un registro especificado en un campo de índice de la instrucción más los contenidos de otro registro especificado en un campo de base de la instrucción agregado a un desplazamiento especificado en la instrucción proporcionan una dirección en la memoria que define la ubicación en la memoria; determinar en base a un código de condición de otra instrucción si va a ocurrir una bifurcación, en donde la determinación usa el código de condición para indexar en una máscara proporcionada por la instrucción para determinar si la bifurcación debe ocurrir; y bifurcar a la dirección de la bifurcación obtenida de la ubicación en la memoria, basándose en la determinación de que la bifurcación va a ocurrir, en donde la bifurcación se realiza sin tener que precargar la dirección de la bifurcación en un registro.

    FACILITY FOR EXTENDING EXCLUSIVE HOLD OF A CACHE LINE IN PRIVATE CACHE

    公开(公告)号:ZA201904863B

    公开(公告)日:2022-04-28

    申请号:ZA201904863

    申请日:2019-07-24

    Applicant: IBM

    Abstract: A computing environment facility is provided to extend a hold of a cache line in private (or local) cache exclusively after processing a storage operand request. The facility includes determining whether a storage operand request to a storage location shared by multiple processing units of the computing environment is designated hold. In addition, a determination is made whether a state of the corresponding cache line in private cache used for processing the storage operand request is owned exclusively. Based on determining that the storage operand request is designated hold, and that the state of the corresponding cache line in private cache used for processing the storage operand request is owned exclusively, continuing to hold the corresponding cache line in the private cache exclusively after completing processing of the storage operand request. The continuing to hold may include initiating a counter to facilitate the continuing hold for a desired, set interval.

Patent Agency Ranking