公开(公告)号：KR20200139270A

公开(公告)日：2020-12-11

申请号：KR20207034738

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/625 ,  H04N19/124 ,  H04N19/176 ,  H04N19/18 ,  H04N19/423

Abstract: 픽처의부호화대상블록을부호화하는부호화장치(100)로서, 회로및 메모리를구비하고, 회로는메모리를이용하여, 제1 변환기저를이용하여부호화대상블록의잔차신호에제 1 변환을행함으로써제1 변환계수를생성하고, 제1 변환기저가소정변환기저와일치하는경우는, 제2 변환기저를이용하여제1 변환계수에제2 변환을행함으로써제2 변환계수를생성하고, 제2 변환계수를양자화하고, 제1 변환기저가소정변환기저와다른경우는, 제2 변환을행하지않고제1 변환계수를양자화한다.

公开(公告)号：MX2024015641A

公开(公告)日：2025-02-10

申请号：MX2024015641

申请日：2024-12-16

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  IGUCHI NORITAKA ,  SUGIO TOSHIYASU ,  NISHI TAKAHIRO ,  DALLA LIBERA FABIO

IPC: G06T9/00

Abstract: Un método de decodificación incluye: recibir un flujo de bits generado al codificar puntos tridimensionales, cada uno incluye la primera información de atributos y segunda información de atributos (S401); y predecir la primera información de atributos al hacer referencia a la segunda información de atributos (S402). Por ejemplo, la primera información de atributos que se va a predecir y la segunda información de atributos a la que se va a hacer referencia se pueden incluir en el mismo punto tridimensional. Por ejemplo, la primera información de atributos que se va a predecir y la segunda información de atributos a la que se va a hacer referencia se pueden incluir en diferentes puntos tridimensionales. Por ejemplo, la primera información de atributos y la segunda información de atributos se pueden almacenar en un primer componente y un segundo componente, respectivamente.

公开(公告)号：CA3069579C

公开(公告)日：2020-08-25

申请号：CA3069579

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/60 ,  H04N19/124 ,  H04N19/176 ,  H04N19/625

Abstract: A coding device (100) for coding a block to be coded of a picture is provided with a circuit and a memory, wherein the circuit generates a first transformation coefficient using the memory by performing a first transformation on a residual signal of the block to be coded using a first transformation base, generates a second transformation coefficient by performing a second transformation on the first transformation coefficient using a second transformation base when the first transformation base matches a predetermined transformation base, quantizes the second transformation coefficient, and quantizes the first transformation coefficient without performing the second transformation when the first transformation base differs from the predetermined transformation base.

公开(公告)号：MX2020013276A

公开(公告)日：2021-02-22

申请号：MX2020013276

申请日：2020-01-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  OHKAWA MASATO ,  SAITOU HIDEO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/18 ,  H04N19/625

Abstract: Se proporciona un codificador (100) que codifica un bloque actual en una imagen que incluye circuitaje y memoria. Usando la memoria, el circuitaje: realiza una primera transformada sobre una señal residual del bloque actual usando una base de primera transformada para generar coeficientes de primera transformada; y realiza una segunda transformada sobre los coeficientes de primera transformada usando una base de segunda transformada para generar coeficientes de segunda transformada y cuantificar los coeficientes de segunda transformada, cuando la base de primera transformada es la misma que una base de transformada predeterminada; y cuantifica los coeficientes de primera transformada sin realizar la segunda transformada cuando la base de primera transformada es diferente de la base de transformada predeterminada.

公开(公告)号：CA3086574A1

公开(公告)日：2019-01-17

申请号：CA3086574

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

Abstract: ABSTRACT A decoder and a method is disclosed that decodes a current block in a picture. The decoder comprises circuitry and a memory. Using the memory, the circuitry performs a first inverse transform on inverse quantized coefficients of the current block using a first inverse transforrn basis without performing a second inverse transform, when the first inverse transform basis used for the first inverse transform is a discrete cosine inverse transform basis. Date Recue/Date Received 2020-07-13

公开(公告)号：MX378073B

公开(公告)日：2025-03-10

申请号：MX2020000031

申请日：2020-01-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： SAITOU HIDEO ,  ABE KIYOFUMI ,  OHKAWA MASATO ,  KANOH RYUICHI ,  TOMA TADAMASA ,  NISHI TAKAHIRO

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/18 ,  H04N19/625

Abstract: Se proporciona un codificador (100) que codifica un bloque actual en una imagen que incluye circuitaje y memoria. Usando la memoria, el circuitaje: realiza una primera transformada sobre una señal residual del bloque actual usando una base de primera transformada para generar coeficientes de primera transformada; y realiza una segunda transformada sobre los coeficientes de primera transformada usando una base de segunda transformada para generar coeficientes de segunda transformada y cuantificar los coeficientes de segunda transformada, cuando la base de primera transformada es la misma que una base de transformada predeterminada; y cuantifica los coeficientes de primera transformada sin realizar la segunda transformada cuando la base de primera transformada es diferente de la base de transformada predeterminada.

公开(公告)号：LT3955572T

公开(公告)日：2024-07-25

申请号：LT21199072

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/60 ,  H04N19/625

公开(公告)号：HUE059331T2

公开(公告)日：2022-11-28

申请号：HUE18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/60

公开(公告)号：ES2917553T3

公开(公告)日：2022-07-08

申请号：ES18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/157 ,  H04N19/176 ,  H04N19/60 ,  H04N19/625

Abstract: Un codificador (100) que codifica un bloque de corriente en una imagen incluye circuitos y memoria. Usando la memoria, el circuito: realiza una primera transformación en una señal residual del bloque de corriente utilizando una primera base de transformación para generar los primeros coeficientes de transformación; y realiza una segunda transformación en los primeros coeficientes de transformación utilizando una segunda base de transformación para generar el segundo coeficientes de transformación y cuantifica los segundos coeficientes de transformación, cuando la primera base de transformación es la misma que una base de transformación predeterminada; y cuantifica los primeros coeficientes de transformación sin realizar la segunda transformación, cuando la primera base de transformación es diferente de la base de transformación predeterminada. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：LT3637767T

公开(公告)日：2022-06-27

申请号：LT18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/60 ,  H04N19/625