-
公开(公告)号：CN105989882B
公开(公告)日：2019-12-13
申请号：CN201510100708.9
申请日：2015-03-06
Applicant: 东芝存储器株式会社
IPC: G11C16/06
Abstract: 本发明的实施方式提供一种可使动作可靠性提升的半导体存储装置。实施方式的半导体存储装置包括：第1存储单元、第2存储单元、电连接于所述第1存储单元的第1位线、电连接于所述第2存储单元的第2位线、具有电连接于所述第1位线的第1感测节点且感测该第1感测节点的电位的第1感测模块、及具有电连接于所述第2位线的第2感测节点且感测该第2感测节点的电位的第2感测模块，且所述第1感测模块中的感测期间与所述第2感测模块中的感测期间不同。
-
公开(公告)号：CN106205708B
公开(公告)日：2019-12-10
申请号：CN201510239685.X
申请日：2015-05-12
Applicant: 东芝存储器株式会社
Inventor： 菅野伸一
IPC: G11C16/14
Abstract: 根据一个实施例，一种高速缓冲存储器装置包含非易失性高速缓冲存储器(4)、写入单元(111)、确定单元(112)、选择单元(113)及擦除单元(115)。所述非易失性高速缓冲存储器(4)包含多个擦除单位区域。所述擦除单位区域中的每一者均包含多个写入单位区域。所述写入单元(111)将数据写入到所述非易失性高速缓冲存储器(4)。所述确定单元(112)确定所述多个擦除单位区域是否满足擦除条件。所述选择单元(113)在所述多个擦除单位区域满足所述擦除条件时从所述多个擦除单位区域选择待擦除区域。所述擦除单元(115)擦除写入到所述待擦除区域的所述数据。
-
公开(公告)号：CN106201326B
公开(公告)日：2019-12-10
申请号：CN201510239405.5
申请日：2015-05-12
Applicant: 东芝存储器株式会社
Inventor： 菅野伸一
Abstract: 根据一个实施例，一种信息处理装置(17)包含发射单元(18)及接收单元(19)。所述发射单元(18)将写入数据及所述写入数据的逻辑地址发射到存储器装置(5)。所述存储器装置(5)包含多个擦除单位区域。所述擦除单位区域中的每一者包含多个写入单位区域。所述接收单元(19)从所述存储器装置(5)接收包含指示写入到待经受无用单元收集的擦除单位区域的数据的数据识别信息的区域信息。
-
公开(公告)号：CN105976865B
公开(公告)日：2019-12-10
申请号：CN201610133719.1
申请日：2016-03-09
Applicant: 东芝存储器株式会社
Abstract: 本发明的实施方式提供一种可提升运行可靠性的半导体存储装置。实施方式的半导体存储装置具备：第1块，具备包含第1存储单元及第1选择晶体管的第1存储串；第2块，具备包含第2存储单元及第2选择晶体管的第2存储串；源极线，电连接于第1存储串及第2存储串；以及控制部，在对第1存储单元进行数据写入的编程运行时，对第2选择晶体管的栅极电极施加源极线的电压。
-
公开(公告)号：CN107204332B
公开(公告)日：2019-12-06
申请号：CN201710133213.5
申请日：2017-03-08
Applicant: 东芝存储器株式会社
Inventor： 前田竹识
IPC: H01L25/065 , H01L23/29 , H01L23/31 , H01L21/98 , H01L21/56
Abstract: 本发明提供一种能够减小翘曲的半导体装置及其制造方法。半导体装置包含配线板、第1、第2树脂部、及元件部。第1树脂部具有第1填料含有率。元件部设置在配线板的一部分与第1树脂部的一部分之间。元件部包含第1半导体元件、及设置在第1半导体元件与配线板的一部分之间的第2半导体元件。第2树脂部包含设置在第1半导体元件与第2半导体元件之间的元件间区域的部分、及设置在配线板的另一部分与第1树脂部的另一部分之间的周边区域的部分。第2树脂部具有低于第1填料含有率的第2填料含有率。设置在周边区域的部分与第1树脂部的另一部分之间的区域中的填料含有率沿着从设置在周边区域的部分朝向第1树脂部的另一部分的方向而连续地上升。
-
Patent Agency Ranking
公开(公告)号：CN110534404A
公开(公告)日：2019-12-03
申请号：CN201811568837.0
申请日：2018-12-21
Applicant: 东芝存储器株式会社
IPC: H01L21/02 , H01L21/683
Abstract: 实施方式提供一种提高了衬底接合的可靠性的半导体装置的制造方法。实施方式的半导体装置的制造方法包括如下步骤：将支撑衬底与半导体衬底的第一面经由粘接层而粘接；对半导体衬底的第一面及相反侧的第二面进行加工，而将半导体衬底薄膜化；第一研磨步骤，在半导体衬底的薄膜化之后，将形成在支撑衬底或半导体衬底的斜面部的粘接层的一部分利用第一研磨面进行研磨而去除；及第二研磨步骤，在第一研磨步骤之后，将残存于支撑衬底或半导体衬底的斜面部的粘接层利用与第一研磨面不同的第二研磨面进行研磨而去除。
-
公开(公告)号：CN110520912A
公开(公告)日：2019-11-29
申请号：CN201880008597.0
申请日：2018-08-21
Applicant: 东芝存储器株式会社
Abstract: 实施方式的信息处理装置包括第1存储器、第1接收部、第1判断部及第1发送部。第1存储器保存第1时刻的汽车内的第1影像数据。第1接收部通过无线通讯从汽车接收比第1时刻靠后的第2时刻的汽车内的第2影像数据。第1判断部基于第1影像数据及第2影像数据，判断在第1时刻与第2时刻之间汽车内是否存在变化。第1发送部通过无线通讯向汽车发送基于第1判断部的判断结果的第1数据。
-
公开(公告)号：CN106603615B
公开(公告)日：2019-11-29
申请号：CN201610141254.4
申请日：2016-03-11
Applicant: 东芝存储器株式会社
Abstract: 本发明涉及一种通信装置及通信方法。本实施方式的通信装置具备拥塞度计算部与动作模式设定部。所述拥塞度计算部基于第1无线通信的第1拥塞度与第2无线通信的第2拥塞度，计算与无线通信相关的第3拥塞度。在所述第1无线通信中，在终端间直接进行点对点的通信，在所述第2无线通信中，经由无线通信设备进行通信。所述动作模式设定部基于所述第3拥塞度，将所述第1无线通信的动作模式切换成分发内容的模式与接收内容的模式的任一种。
-
公开(公告)号：CN106251900B
公开(公告)日：2019-11-29
申请号：CN201610137242.4
申请日：2016-03-10
Applicant: 东芝存储器株式会社
Inventor： 常盘直哉
Abstract: 本发明的实施方式提供一种可实现系统整体的性能提升的半导体存储装置及存储系统。一实施方式的半导体存储装置具备存储单元、及对存储单元按照第1指令进行写入操作的控制电路。写入操作包含第1操作及第2操作。控制电路使用第1电压使第1操作开始，使用比第1电压高的第2电压使第2操作开始，并且若在第1操作中接收到第2指令，则将第1状态的信号输出，若在第2操作中接收到第2指令，则将与第1状态不同的第2状态的信号输出。
-
-
-
-
-
-
-
-
-
Search Results
1115
records
(took 0.073 seconds)
