-
公开(公告)号：FR3131814B1
公开(公告)日：2024-10-11
申请号：FR2200105
申请日：2022-01-07
Applicant: STMICROELECTRONICS ROUSSET SAS
Inventor： MANGIONE JOSE
Abstract: Le système comprend un transpondeur sans contact (TG) comportant un moyen d’alimentation autonome (ALM) et un dispositif de mémoire non volatile (DM), un appareil (APP) externe au transpondeur et au moins un module (CPTi) externe au transpondeur et couplé au transpondeur. Dans un premier mode de fonctionnement l’appareil (APP) est configuré pour transmettre au transpondeur selon un protocole de communication sans contact, des informations de commandes module associées audit au moins un module et des informations de données module relatives à des données à écrire ou à lire dans ledit module ; Le transpondeur (TG) est configuré pour stocker ces informations de commande module et ces informations de données module dans une première zone (ZM1) du dispositif de mémoire non volatile (DM) et pour en réponse à un signal d’activation, communiquer de façon autonome selon un premier protocole de communication avec ledit au moins un module (CPTi) en utilisant ces informations de commandes module et ces informations de données module. Figure pour l’abrégé : Figure 1
-
公开(公告)号：FR3116353B1
公开(公告)日：2023-01-13
申请号：FR2011735
申请日：2020-11-16
Applicant: STMICROELECTRONICS ROUSSET SAS
Inventor： GAILHARD BRUNO
Abstract: Génération de signaux d'horloge La présente description concerne un dispositif de génération de premiers signaux d'horloge (clk1, clki, clkN), qui comprend :des premiers circuits (41, 4i, 4N), chacun comprenant un oscillateur en anneau (51, 5i, 5N) fournissant un des premiers signaux d'horloge (clk1, clki, clkN) et étant connecté à un premier noeud (4001, 400i, 400N) configuré pour recevoir un premier courant (Isupply1, Isupplyi, IsupplyN), un circuit (5) de sélection d'un des premiers signaux d'horloge (clk1, clki, clkN) ; etune boucle à verrouillage de phase (2) fournissant un deuxième signal (sigF) fonction d'un écart entre une fréquence du signal d'horloge sélectionné (clk-sel) et une fréquence de consigne, dans lequel chaque premier circuit (41, 4i, 4N) fournit au premier noeud un courant de compensation (Icomp1, Icompi, IcompN) déterminé par le deuxième signal (sigF), lorsque ce premier circuit fournit le signal d'horloge sélectionné et fonctionne en mode asservi. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3074936B1
公开(公告)日：2020-08-14
申请号：FR1761921
申请日：2017-12-11
Inventor： DAVIDESCU DRAGOS , ANQUET NICOLAS
IPC: G06F21/72
Abstract: Procédé d'écriture d'un code programme destiné à être exécuté par une unité de traitement d'un circuit intégré, dans une mémoire externe (11) au circuit intégré (10), comprenant avant de débuter le processus d'écriture du code programme, une génération (S20) au sein du circuit intégré d'une clé de cryptage (RD), et au cours dudit processus d'écriture, pour chaque donnée de code (MCi) destinée à être écrite à une adresse (ADRi) de la mémoire, un premier encryptage (S21) de ladite adresse au sein du circuit intégré par des premiers moyens de cryptage/décryptage utilisant ladite clé de façon à obtenir une adresse cryptée (ADRCi), un deuxième encryptage (S22) de ladite donnée de code au sein du circuit intégré avec des deuxièmes moyens de cryptage/décryptage utilisant ladite adresse cryptée, et une écriture (S23) de la donnée de code cryptée (MCCi) à ladite adresse, la mémoire ne pouvant pas être écrite deux fois à la même adresse au cours du processus d'écriture.
-
公开(公告)号：FR3070498B1
公开(公告)日：2020-08-14
申请号：FR1757921
申请日：2017-08-28
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： CALENZO PATRICK , COQUEL SYLVAIN , TERRIER JULIEN , WELTER LOIC
Abstract: Procédé de détection de la présence ou de l'absence d'au moins un objet (9) dans un logement (8) comprenant : a) une première étape durant laquelle un capteur (6) du type temps de vol mesure une première scène tridimensionnelle (S0) à l'intérieur du logement (8) dépourvu d'objet ; b) une deuxième étape durant laquelle le capteur (6) du type temps de vol mesure une deuxième scène (S1) à l'intérieur du logement (8) ; c) une étape de comparaison durant laquelle on compare ladite première scène (SO) à la deuxième scène (S1); et d) une étape de détermination de la présence ou de l'absence de l'objet (9) dans ledit logement (8), à partir du résultat de ladite comparaison.
-
公开(公告)号：FR3054920A1
公开(公告)日：2018-02-09
申请号：FR1657586
申请日：2016-08-05
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： DELALLEAU JULIEN
IPC: G11C7/00
Abstract: Dispositif de mémoire non volatile, comprenant au moins une cellule-mémoire (CEL) comprenant un transistor de sélection (TRS) comportant une grille de sélection isolée (SG) enterrée dans une région semiconductrice de substrat (SB1, SB2), une région semiconductrice de source (S) contactant une partie inférieure (31) de ladite grille de sélection isolée enterrée, un transistor d'état (TR) comportant une grille flottante (FG) possédant au moins une partie isolée (10) enterrée dans ladite région de substrat au dessus d'une partie supérieure (30) de la grille de sélection isolée enterrée, une région semiconductrice de drain (D1, D2) et une grille de commande (CG) isolée de la grille flottante et située en partie au-dessus de la grille flottante, les régions de source (S), de drain (D1, D2) et de substrat (SB1, SB2) ainsi que la grille de commande (CG) étant individuellement polarisables.
-
Patent Agency Ranking
公开(公告)号：FR3053156A1
公开(公告)日：2017-12-29
申请号：FR1656020
申请日：2016-06-28
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： TAILLIET FRANCOIS , BOUTON GUILHEM
Abstract: L'invention concerne un procédé de fabrication de puces électroniques contenant des composants à faible dispersion comprenant les étapes suivantes : cartographier la dispersion moyenne desdits composants en fonction de leur position dans des tranches semiconductrices test ; associer à chaque composant (C) de chaque puce des éléments auxiliaires de correction (C, C1, C2, C3) ; activer par masquage la connexion des éléments de correction à chaque composant en fonction de la cartographie initiale.
-
公开(公告)号：FR3051935A1
公开(公告)日：2017-12-01
申请号：FR1654876
申请日：2016-05-31
Applicant: PROTON WORLD INT NV , STMICROELECTRONICS (ROUSSET) SAS
Inventor： PEETERS MICHAEL , MARINET FABRICE , MODAVE JEAN-LOUIS , ROMAIN FABRICE
Abstract: L'invention concerne un procédé d'exécution d'un algorithme, comportant les étapes suivantes : réaliser (41) une première exécution (EXE1) de l'algorithme par une unité de traitement (11) ; envoyer au moins un premier résultat pour écriture dans une mémoire à un circuit de gestion de mémoire ; stocker (43) ledit premier résultat dans une première zone (122) de la mémoire volatile ; réaliser (44) une deuxième exécution (EXE2) de l'algorithme par ladite unité de traitement ; envoyer au moins un deuxième résultat pour écriture dans la mémoire audit circuit ; et appliquer (46, 47, 48), par ledit circuit, un traitement différent par rapport à la première exécution.
-
公开(公告)号：FR3051085A1
公开(公告)日：2017-11-10
申请号：FR1654080
申请日：2016-05-04
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： MARTINEZ ALBERT , AGOYAN MICHEL
IPC: H03K19/173 , G06F7/58 , H03K3/84
Abstract: L'invention concerne un multiplexeur logique (7), deux vers un, comportant : deux bornes d'entrée (A, B) ; une borne de sortie (Z) ; une borne de commande (S) ; et un multiple de quatre multiplexeurs unitaires deux vers un (72, 74, 76, 78) raccordés en série, un premier multiplexeur unitaire (72) ayant ses entrées connectées aux bornes d'entrée, un dernier multiplexeur unitaire (78) ayant sa sortie connectée à la borne de sortie et les autres multiplexeurs unitaires (74, 76) ayant leurs entrées respectives interconnectées à la sortie du multiplexeur précédent dans l'association en série, une moitié des multiplexeurs unitaires étant commandée en inverse (75) par rapport à une autre moitié.
-
公开(公告)号：FR3051084A1
公开(公告)日：2017-11-10
申请号：FR1654082
申请日：2016-05-04
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor： MARTINEZ ALBERT , AGOYAN MICHEL , NICOLAI JEAN
Abstract: L'invention concerne un circuit (20) de génération d'un nombre d'oscillations comportant : une première branche comprenant au moins une ligne à retard (21) apportant des retards symétriques sur fronts montants et sur fronts descendants et au moins un élément retardateur asymétrique (22) apportant des retards différents sur fronts montants et sur fronts descendants ; une deuxième branche, rebouclée sur la première et comprenant au moins une ligne à retard (27) apportant des retards symétriques sur fronts montants et sur front descendants.
-
公开(公告)号：FR3050868A1
公开(公告)日：2017-11-03
申请号：FR1653726
申请日：2016-04-27
Inventor： BOIVIN PHILIPPE , ARNAUD FRANCK , BIDAL GREGORY , GOLANSKI DOMINIQUE , RICHARD EMMANUEL
IPC: H01L29/772 , H01L27/02
Abstract: Le circuit intégré comprend un substrat du type silicium sur isolant comportant un substrat porteur (1) surmonté d'un empilement d'une couche isolante enterrée (2) et d'un film semi-conducteur (3). Il comprend au moins une première région (R1) dépourvue dudit empilement et séparant une deuxième région (R2) dudit empilement, d'une troisième région (R3) dudit empilement, et un transistor MOS (TR) dont la région diélectrique de grille comporte la portion (22) de couche isolante enterrée de ladite deuxième région dudit empilement, dont la région de grille comporte la portion (32) de film isolant de ladite deuxième région dudit empilement, le substrat porteur (1) incorporant au moins une partie (CS10, CS11) des régions de source et de drain du transistor.
-
-
-
-
-
-
-
-
-
Search Results
2331
records
(took 0.032 seconds)
