公开(公告)号：KR1020080020182A

公开(公告)日：2008-03-05

申请号：KR1020060083309

申请日：2006-08-31

Applicant: 삼성전기주식회사

Inventor： 이상문 ,  홍명호 ,  나승현 ,  조재춘 ,  이춘근

IPC: H05K3/06

CPC classification number: H05K3/005 ,  H05K3/0094

Abstract: A stamper and a manufacturing method of a PCB(Printed Circuit Board) using the same are provided to perform an imprinting process with an upper frame being regularly spaced from a lower frame by using a spacer. A method of manufacturing a PCB using a stamper includes the step1 of interposing an insulating layer(54) between an upper frame(51) having a through-hole and embossment(54a) formed therein and a lower frame(52) including a through-projection(52a) formed at a positioned corresponding to the through-hole; the step2 of imprinting the embossment on the insulating layer with the upper frame being in close contact with the lower frame; and the step3 of separating the upper frame and the lower frame from the insulating layer. The method of manufacturing the PCB using the stamper further includes a step of applying a delaminating agent to surfaces of the upper frame and the lower frame before the step2. In the step2, the through-projection punches the insulating layer to be exposed to the outside of the through-hole.

Abstract translation: 提供使用其的印刷电路板（印刷电路板）的压模和制造方法，以通过使用间隔件与上框架规则地间隔开来进行压印过程。 使用压模制造PCB的方法包括在具有通孔的上框架（51）和形成于其中的压花（54a）之间插入绝缘层（54）的步骤1和包括通孔的下框架（52） 形成在与通孔对应的位置处的突起（52a）; 在上框架与下框架紧密接触的情况下将压花压印在绝缘层上的步骤2; 以及将上框架和下框架与绝缘层分离的步骤3。 使用压模制造PCB的方法还包括在步骤2之前将分层剂施加到上框架和下框架的表面的步骤。 在步骤2中，穿透突起将绝缘层冲击以暴露于通孔的外部。

公开(公告)号：KR1020080005779A

公开(公告)日：2008-01-15

申请号：KR1020060064555

申请日：2006-07-10

Applicant: 삼성전기주식회사

Inventor： 이상문 ,  홍명호 ,  나승현 ,  조재춘 ,  곽정복 ,  이정우 ,  이혁수 ,  이춘근

IPC: H01L31/02

CPC classification number: H01L31/02366 ,  H01L31/02167 ,  H01L31/022441 ,  H01L31/0392 ,  H01L31/06 ,  H01L31/18

Abstract: A photoelectric conversion device and a manufacturing method thereof are provided to form a thin light absorption layer by forming a texture structure on a substrate using an imprinting process. A photoelectric conversion device uses a pn junction to convert light to an electrical signal and includes a substrate(100), a light absorption layer(104), and a window layer(108). A texture structure of the substrate is formed by using an imprinting process. The light absorption layer serves as a p-type semiconductor and forms a thin film corresponding to the texture structure. The window layer serves as an n-type semiconductor and is formed on the light absorption layer. The texture structure is formed by using a stamp having a predetermined texture pattern.

Abstract translation: 提供光电转换装置及其制造方法，以通过使用压印工艺在基板上形成纹理结构来形成薄的光吸收层。 光电转换装置使用pn结将光转换成电信号，并且包括基板（100），光吸收层（104）和窗口层（108）。 通过使用压印工艺形成衬底的纹理结构。 光吸收层用作p型半导体，并形成与纹理结构相对应的薄膜。 窗层用作n型半导体，并形成在光吸收层上。 通过使用具有预定纹理图案的印模形成纹理结构。

公开(公告)号：KR100688860B1

公开(公告)日：2007-03-02

申请号：KR1020050072318

申请日：2005-08-08

Applicant: 삼성전기주식회사

Inventor： 이상문 ,  홍명호 ,  나승현 ,  조재춘 ,  곽정복 ,  최석우 ,  맹일상 ,  이춘근

IPC: H01J1/304 ,  H01J9/02 ,  C01B31/02 ,  B82Y40/00

Abstract: 본 발명은 전계방출디스플레이(FED)용 전계방출소자(field emission array)의 제조 방법에 관한 것이며, 보다 구체적으로는 탄소나노튜브(CNT)의 에미터(emitter)를 포함하는 것을 특징으로 하는 전계방출소자의 제조 방법에 관한 것으로, 이를 위하여 임프린트 공정을 이용하여 고분자 기판의 표면에 나노 단위의 패턴을 형성한 후 패턴 내로 탄소나노튜브와 같은 자성 물질을 증착시키고, 자성 물질이 증착된 위로 금속 베이스를 더 형성시키는 것을 특징으로 하는 전계방출소자의 제조 방법을 개시하며, 이에 따라 종래의 페이스트를 이용한 방법 또는 CVD를 이용한 방법과 비교하여 대면적 상에 균일한 밀도의 에미터를 형성할 수 있는 이점을 갖는다. 또한, 페이스트를 사용한 종래의 경우에 발생하던 바인더의 열화 문제를 방지할 수 있고, CVD 장치를 사용하는 경우에 수반되는 고가의 장비로 인한 고비용의 문제점을 방지할 수 있어, 전계방출소자의 양산을 위한 새로운 공정으로써 활용될 수 있다.
전계방출소자, 전계방출디스플레이, 탄소나노튜브, 에미터, 전해 도금, 분산

Abstract translation: 本发明涉及一种用于制造场致发射显示器（FED）场发射器件（场发射阵列），并且更具体地涉及场致发射，其特征在于它包括碳纳米管的发射极（发射极）（CNT） 涉及通过使用压印工艺制造的装置，以及用于此目的的聚合物基体图案的表面上形成纳米级的图案后沉积磁材料，例如碳纳米管入的方法，在磁材料的金属基体沉积 公开了一种制造场致发射装置，包括进一步形成步骤中，的方法，使如下优点，即作为使用该方法，或者CVD使用与所述方法相比，以往的银糊以形成具有上大面积的均匀密度的发射极 有。 另外，也能够防止发生在使用浆料的常规情况下，粘结剂的劣化问题，也可以防止这些问题的成本高，由于涉及在使用CVD装置，大量生产的场致发射装置的的情况下，昂贵的设备 并可以作为一个新的过程使用。

公开(公告)号：KR1020070012024A

公开(公告)日：2007-01-25

申请号：KR1020050066802

申请日：2005-07-22

Applicant: 삼성전기주식회사

Inventor： 조재춘 ,  홍명호 ,  나승현 ,  맹일상 ,  곽정복 ,  이춘근 ,  이상문

IPC: H05K3/10 ,  H05K3/04

CPC classification number: H05K3/107 ,  H05K3/045 ,  H05K2201/09036 ,  H05K2203/0108 ,  H05K2203/0723

Abstract: A method of fabricating a printed circuit board using an imprinting process is provided to conduct an etching and polishing process using an etchant at surface polishing, thereby decreasing the cost of the polishing process. A plating layer is formed on an insulating layer having plural recessed patterns formed through an imprinting process(S100). A portion of the plating layer is etched and polished to expose a surface of the insulting layer other than the recessed patterns(S200). The step S100 includes providing a stamper having plural raised patterns; placing the stamper on the insulating layer, heat pressing the stamper and the insulating layer, and removing the stamper from the insulating layer, to form the recessed patterns in the insulating layer, corresponding to the raised patterns on the stamper; and forming the plating layer on the insulating layer to be loaded in the recessed patterns of the insulating layer.

Abstract translation: 提供使用压印工艺制造印刷电路板的方法，以在表面抛光时使用蚀刻剂进行蚀刻和抛光工艺，从而降低抛光工艺的成本。 在具有通过压印处理形成的多个凹陷图案的绝缘层上形成镀层（S100）。 对镀层的一部分进行蚀刻抛光以露出凹陷图案以外的绝缘层的表面（S200）。 步骤S100包括提供具有多个凸起图案的压模; 将压模放置在绝缘层上，热压压模和绝缘层，并从绝缘层移除压模，以在绝缘层上形成对应于压模上的凸起图案的凹陷图案; 并在所述绝缘层上形成所述绝缘层凹陷图案中的所述镀层。

公开(公告)号：KR100663263B1

公开(公告)日：2007-01-02

申请号：KR1020050075413

申请日：2005-08-17

Applicant: 삼성전기주식회사

Inventor： 맹일상 ,  홍명호 ,  이춘근 ,  조재춘 ,  곽정복 ,  이상문 ,  나승현

IPC: G03F7/00 ,  H01L21/027

公开(公告)号：KR1020060108104A

公开(公告)日：2006-10-17

申请号：KR1020050030260

申请日：2005-04-12

Applicant: 삼성전기주식회사

Inventor： 이춘근 ,  맹일상 ,  조재춘 ,  나승현

IPC: H05K3/00 ,  H05K3/18

CPC classification number: H05K3/107 ,  H05K3/241 ,  H05K3/26

Abstract: 본 발명은 경화촉진이형제를 금형에 도포한 후, 금형을 반경화 수지에 전사함으로써, 금형과 반경화 수지간의 이형을 용이하게 하고, 반경화 수지의 경화를 촉진시키기 위한 임프린트법을 이용한 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판, 임프린트, 이형, 경화촉진, 금형