公开(公告)号：KR100568118B1

公开(公告)日：2006-04-05

申请号：KR1020040077925

申请日：2004-09-30

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: G11C16/34

CPC classification number: G11C16/3436

Abstract: 여기에 개시된 불휘발성 메모리 장치의 검증 방법은, 메모리 셀 어레이에 대한 프로그램 내지 소거 동작을 수행하는 단계, 그리고 선택된 메모리 셀들에 대한 데이터 감지와, 바로 이전에 감지된 데이터에 대한 프로그램 내지 소거 상태의 검증을 동시에 수행하는 단계를 포함한다. 상기 불휘발성 메모리 장치는 프로그램 내지 소거 데이터에 대한 감지와, 감지된 결과에 대한 검증을 파이프라인 방식으로 동시에 수행하기 때문에, 메모리 장치에 대한 프로그램 내지 소거 동작이 보다 효율적으로 수행될 수 있게 된다.

公开(公告)号：KR100568117B1

公开(公告)日：2006-04-05

申请号：KR1020040073883

申请日：2004-09-15

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: G11C16/04

Abstract: 여기에 개시된 불휘발성 메모리 장치는, 프로그램될 복수개의 데이터에 대해 순방향 및 역방향의 스캐닝을 병렬로 수행하여 "0"의 데이터를 찾아내고, 이를 소정의 개수 만큼씩 동시에 프로그램 한다. 상기 프로그램이 종료되고 나면, 나머지 데이터에 대해 순방향 및 역방향의 스캐닝을 병렬로 수행하고, 마지막 데이터까지 스캐닝이 진행되고 나면, 지금까지 찾아낸 "0"의 데이터를 동시에 프로그램 한다. 그 결과, 데이터를 프로그램 하는데 걸리는 평균 시간이 단축된다.

Abstract translation: 这里公开的非易失性存储器件相对于要编程的多个数据执行正向和反向扫描的并行扫描以找到“0”的数据，并且同时将它们编程预定数量。 在程序结束之后，对剩余数据并行地执行正向和反向扫描，并且同时编程从最后一个数据搜索到的“0”的数据。 结果，编程数据所需的平均时间减少了。

公开(公告)号：KR100536613B1

公开(公告)日：2005-12-14

申请号：KR1020040024600

申请日：2004-04-09

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C16/10

CPC classification number: G11C8/12 ,  G11C16/0416 ,  G11C16/10

Abstract: 본 발명은 프로그램 시간을 단축할 수 있는 노어형 플래시 메모리 장치에 관한 것이다. 본 발명은 복수개의 뱅크들로 구분되는 셀 어레이와, 워드 단위의 데이터를 뱅크 수만큼 입력받아서 저장하는 데이터 입력 버퍼와, 상기 데이터 입력 버퍼에 저장된 데이터에 응답하여, 각각의 뱅크들에 프로그램 전압을 동시에 인가하는 프로그램 드라이버를 포함한다. 본 발명에 의하면, 워드 단위의 복수개의 프로그램 데이터를 동시에 프로그램 할 수 있어서 메모리 전체를 프로그램 하는데 걸리는 시간을 단축할 수 있다.

公开(公告)号：KR100515055B1

公开(公告)日：2005-09-14

申请号：KR1020020079083

申请日：2002-12-12

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  임흥수

IPC: G11C29/00

CPC classification number: G11C29/34 ,  G11C8/12 ,  G11C16/04 ,  G11C2029/1204 ,  G11C2029/2602

Abstract: 스트레스 테스트 시 칼럼 선택 트랜지스터들 모두를 선택할 수 있는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트 방법이 개시된다. 본 발명의 플레쉬 메모리 장치 내 칼럼 프리 디코더는 모든 칼럼 선택 신호를 입력하여 반전시키는 버퍼부와, 버퍼부의 출력과 칼럼 어드레스들을 디코딩하는 디코더부들과, 그리고 디코더들의 출력에 응답하여 칼럼 선택 트랜지스터들의 게이트들에 연결되는 칼럼 선택 신호들의 전압 레벨을 가변시키는 레벨 쉬프터들을 포함한다. 본 발명은 스트레스 테스트 시 비트라인으로 접지 전압 레벨이, 그리고 칼럼 선택 신호들 모두에 고전압이 인가되어 스트레스 테스트를 수행하기 때문에, 스트레스 테스트 시간을 줄인다.

公开(公告)号：KR100390145B1

公开(公告)日：2003-07-04

申请号：KR1020000075642

申请日：2000-12-12

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  이성수

IPC: G11C16/04

Abstract: PURPOSE: A method for programming a nonvolatile semiconductor memory device is provided to increase a threshold voltage of a parasitic MOS transistor formed between adjacent cells without increasing a word line voltage during a program operation. CONSTITUTION: According to data bits latched in first and second page buffers(130_0,130_1), one of a first voltage and a second voltage is provided to each of first and second bit lines(BL0,BL1). The first and second bit lines(BL0,BL1) are electrically insulated from the first and second page buffers(130_0,130_1). A current is supplied to the first and second bit lines(BL0,BL1) for a predetermined time in response to a bit line precharge so that a voltage of a bit line is biased higher than the program voltage. A current supply to the first and second bit lines(BL0,BL1) is intercepted and a program voltage is applied to a selecting word line among word lines.

Abstract translation: 目的：提供一种用于对非易失性半导体存储器件进行编程的方法，以在编程操作期间增加形成在相邻单元之间的寄生MOS晶体管的阈值电压而不增加字线电压。 构成：根据锁存在第一和第二页面缓冲器（130_0,130_1）中的数据位，第一电压和第二电压中的一个被提供给第一和第二位线（BL0，BL1）中的每一个。 第一和第二位线（BL0，BL1）与第一和第二页缓冲器（130_0,130_1）电绝缘。 响应于位线预充电，电流被提供给第一和第二位线（BL0，BL1）预定的时间，使得位线的电压被偏置为高于编程电压。 对第一和​​第二位线（BL0，BL1）的电流供应被截断并且编程电压被施加到字线中的选择字线。

公开(公告)号：KR1020020054511A

公开(公告)日：2002-07-08

申请号：KR1020000083619

申请日：2000-12-28

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  염진선 ,  이성수

IPC: G11C16/12

CPC classification number: G11C16/10 ,  G11C16/0483

Abstract: PURPOSE: A programming method of a non-volatile semiconductor memory device is provided to prevent program disturbance by increasing threshold voltage of a parasitic MOS transistor and a string selection transistor. CONSTITUTION: The first supply voltage or the second supply voltage higher than the first supply voltage is supplied selectively to a bit line according to data bits stored in page buffers when the second well region is biased to the first supply voltage. The second well region is maintained in a floating state by intercepting the first supply voltage applied to the second well region. The second well region is shifted to a coupling voltage lower than the first supply voltage by one of a coupling capacitance between the second well region and a common source line and a coupling capacitance between the second well region and the first well region. A program voltage is supplied to a selected word line when the second well region of the floating state is biased to the coupling voltage.

Abstract translation: 目的：提供非易失性半导体存储器件的编程方法，以通过增加寄生MOS晶体管和串选择晶体管的阈值电压来防止程序干扰。 构成：当第二阱区被偏置到第一电源电压时，根据存储在页缓冲器中的数据位，选择性地将高于第一电源电压的第一电源电压或第二电源电压选择性地提供给位线。 第二阱区域通过截取施加到第二阱区域的第一电源电压而保持在浮置状态。 第二阱区域通过第二阱区域和公共源极线路之间的耦合电容和第二阱区域与第一阱区域之间的耦合电容之一而移动到低于第一电源电压的耦合电压。 当浮动状态的第二阱区被偏置到耦合电压时，将编程电压提供给所选择的字线。

公开(公告)号：KR1020020047770A

公开(公告)日：2002-06-22

申请号：KR1020000076375

申请日：2000-12-14

Applicant: 삼성전자주식회사

Inventor： 정재용 ,  이성수

IPC: G11C16/12

CPC classification number: G11C16/3427 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/3418

Abstract: PURPOSE: A nonvolatile semiconductor memory device and a program method thereof are provided to prevent a program disturb generated when programming a memory cell adjacent to a string selecting line. CONSTITUTION: A memory cell array(100) includes a plurality of cell strings, word lines, a string selecting line, and a ground selecting line. A column selecting circuit(120) controls voltages of the string selecting line, the ground selecting line, and the word lines according to a bit line setup period of a program cycle, a string selecting line setup period, a program period, and a discharge period. A page buffer circuit(130) supplies one of a first voltage and a second voltage to the bit lines according to data bits to be programmed in the memory cell array(100) for the bit line setup period of a program cycle. The column selecting circuit(120) biases the string selecting line for the bit line setup period as the first voltage. The column selecting circuit(120) biases the string selecting line for the string selecting line setup period and the program period as a third voltage between the first and second voltages.

Abstract translation: 目的：提供一种非易失性半导体存储器件及其编程方法，以防止在编程与串选择线相邻的存储单元时产生的程序干扰。 构成：存储单元阵列（100）包括多个单元串，字线，串选择线和地选线。 列选择电路（120）根据编程周期的位线建立周期，串选择线设定周期，编程期间和放电来控制串选择线，地选择线和字线的电压 期。 页缓冲电路（130）根据程序周期的位线建立周期的存储单元阵列（100）中要编程的数据位，向位线提供第一电压和第二电压中的一个。 列选择电路（120）将用于位线建立周期的串选择线偏置为第一电压。 列选择电路（120）将串选择线建立周期的串选择线和编程周期偏置为第一和第二电压之间的第三电压。

公开(公告)号：KR2020000004078U

公开(公告)日：2000-02-25

申请号：KR2019980014442

申请日：1998-07-31

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: B60N3/06

Abstract: 본 고안은 운전자의 체형에 따라 브레이크 및 가속 페달의 조작을 용이하게 할 수 있도록 한 자동차의 페달용 발받침대 장치에 관한 것으로,
일단에 적어도 하나 이상의 각도 조절공이 관통 형성되어 브레이크 페달 및 가속 페달로부터 전방으로 소정 거리 이격된 차체 바닥면에 세워져서 고정 설치되는 한쌍의 고정 부재와; 운전자의 발이 안착되는 안착부와, 고정 부재에 형성된 각도 조절공에 대응하여 일단에 각도 조절공을 구비하여 고정 부재에 겹쳐지도록 상기 안착부의 하부 양측에 설치되되, 고정 부재에 회동 가능하게 설치되는 한쌍의 지지부로 이루어진 회동 부재와; 고정 부재와 지지부에 형성된 각도 조절공에 결합되어 고정 부재에 대한 회동 부재의 회동 각도를 조절하기 위한 회동 각도 조절부재;를 포함하여 이루어지는 것을 특징으로 한다.

公开(公告)号：KR1019990005125A

公开(公告)日：1999-01-25

申请号：KR1019970029290

申请日：1997-06-30

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: H01L21/20

Abstract: 본 발명은 반도체장치 제조공정에서 화학기상증착, 열산화막성장, 어닐링 등을 할 수 있는 반도체장치 제조설비에 관한 것이다.
본 발명은, 공정챔버내에 웨이퍼가 놓이는 서셉터 및 상기 서셉터 상부에 놓이는 웨이퍼에 대향하며 회전가능하게 설치되어 있는 리프렉터가 구비됨을 특징으로 한다.
따라서, 리프렉터를 회전시켜 웨이퍼와 대향되는 위치의 리프렉터의 특정부위에 특정막질이 편중되게 형성되는 것을 방지할 수 있으므로 서셉터 상부에 위치한 웨이퍼의 상부에 형성되는 특정막질의 두께의 균일도을 유지할 수 있는 효과가 있다.

公开(公告)号：KR1019980069635A

公开(公告)日：1998-10-26

申请号：KR1019970006795

申请日：1997-02-28

Applicant: 삼성전자주식회사

Inventor： 정재용

IPC: H01L21/02

Abstract: 폴리(Poly) 형성공정시 필요한 공정가스를 챔버내에 공급하기 위한 반도체 제조용 공정챔버의 가스 인젝터에 관한 것이다.
본 발명의 구성은 웨이퍼(W) 상에 설치되어 공정가스가 균일하게 증착될 수 있도록 하는 탑 플레이트(8)를 통해 폴리를 형성하기 위한 공정가스를 공급하기 위한 반도체 제조용 공정챔버의 가스 인젝터에 있어서, 외부의 가스라인과 연결된 복수개의 가스공급통로(11)(12)(13)를 각각 독립적으로 형성하고, 각각의 가스분사출구(11a)(12a)(13a) 위치를 다르게 분산시켜 설치하며, 상기 각 가스공급통로에는 가스유량제어장치(14)(15)(16)를 각각 설치하여 이루어진 것이다.
따라서 각 가스공급통로의 가스분사출구 위치가 다수곳으로 분포되어 공정가스의 분사가 균일하게 이루어지게 됨으로써 균일한 증착 및 열균형이 유지되어 폴리 형성시 공정의 안정화 및 균일도가 유지되는 것이고, 각 가스공급통로를 통해 공급되는 공정가스의 공급량이 개별적으로 조절되어 폴리 형성시 균일도 및 특성 제어가 가능한 효과가 있다.