-
公开(公告)号：WO2012093893A2
公开(公告)日：2012-07-12
申请号：PCT/KR2012/000162
申请日：2012-01-06
Inventor： 정재용
CPC classification number: H04W36/0066 , H04W36/0072 , H04W88/16 , H04W92/20
Abstract: 본 발명은 계층적 셀 구조의 무선통신 시스템에서 게이트웨이를 이용한 기지국 간의 연동 방법 및 장치에 관한 것으로서, 기지국 간의 X2 연동을 위한 게이트웨이의 방법은, 소스 기지국으로부터 타겟 기지국의 IP 정보를 요청하는 메시지를 수신하는 과정과, 타겟 기지국의 IP 정보를 획득하는 과정과, 상기 소스 기지국과 상기 타겟 기지국을 매핑하여 저장하는 과정과, 상기 타겟 기지국의 IP 대신 상기 게이트웨이의 IP 정보를 상기 소스 기지국으로 전송하는 과정을 포함한다.
Abstract translation: 本发明涉及在分层小区结构的无线通信系统中使用网关的基站之间的互通方法和装置，以及用于基站之间的X2互通的网关的方法，包括以下步骤：从源基站 一个请求目标基站的IP信息的消息; 获取目标基站的IP信息; 将所述源基站与所述目标基站映射以存储所述IP信息; 以及将所述网关的IP信息发送到所述源基站，而不是所述目标基站的IP信息。
-
公开(公告)号：KR102218735B1
公开(公告)日：2021-02-23
申请号：KR1020140007357
申请日：2014-01-21
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: G06F12/00
Abstract: 본발명의실시예에불휘발성메모리장치의소거방법은, 소거요청을수신하는단계, 메모리컨트롤러에의해서관리되는상기불휘발성메모리장치의접근조건을참조하여상기소거요청된메모리블록에대한소거모드를결정하는단계, 그리고상기결정된소거모드에따라상기메모리블록을소거하도록상기불휘발성메모리장치를제어하는단계를포함하되, 상기소거모드는상기메모리블록에대한소거시간이기준시간보다짧은고속소거모드와, 상기메모리블록에대한소거시간이기준시간보다긴 저속소거모드로구분된다.
-
-
-
公开(公告)号：KR101785448B1
公开(公告)日：2017-10-17
申请号：KR1020110106636
申请日：2011-10-18
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/3454
Abstract: 비휘발성메모리장치및 이의프로그램방법이개시된다. 본발명의실시예에따른멀티-레벨셀 플래시메모리장치의프로그램방법에있어서, 제1 프로그램펄스를제1 프로그램방식으로메모리셀에인가하여, 상기제1 프로그램펄스가인가된메모리셀을제1 프로그램상태내지제i(i는양의정수) 프로그램상태중 하나의프로그램상태로프로그램하는단계; 및제2 프로그램펄스를, 상기제1 프로그램방식과스텝전압, 비트라인포싱(bit-line forcing) 전압및 검증동작중 적어도하나이상이상이한제2 프로그램방식으로메모리셀에인가하여, 상기제2 프로그램펄스가인가된메모리셀을제i+1 프로그램상태내지제j(j는 3 이상의정수) 프로그램상태중 하나의프로그램상태로프로그램하는단계를구비한다.
-
Patent Agency Ranking
公开(公告)号：KR101785446B1
公开(公告)日：2017-10-16
申请号：KR1020110017293
申请日：2011-02-25
Applicant: 삼성전자주식회사
Abstract: 메모리시스템및 이의제어방법이개시된다. 본발명의실시예에따른메모리시스템은복수개의메모리장치들및 컨트롤러를구비하고, 상기메모리장치들은각각, 상기컨트롤러로부터수신되는프로세서클럭에응답하여, 상기프로세서클럭에동기되어내부클럭을생성하는내부클럭생성기; 및상기내부클럭에동기되어, 피크전류발생구간이수행되는메모리를구비하고, 상기메모리장치들중 적어도둘 이상의메모리장치는, 상기프로세서클럭의서로다른에지(edge)에서활성화되는내부클럭을생성한다.
Abstract translation: 存储器系统及其控制方法被公开。 根据本发明，在其内部的从控制器接收具有多个存储设备和所述控制器和所述存储器装置，分别响应于所述处理器时钟，同步于处理器时钟的一个实施例存储器系统产生内部时钟 时钟发生器; 并生成同步于内部时钟的内部时钟，其峰值电流产生部进行的存储器，以及其中所述至少两个存储器设备的存储器设备，在所述处理器的时钟的不同边缘（边）激活 。
-
7.发明公开불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법 审中-实审非易失性存储器件，非易失性存储器系统，包括非易失性存储器件和非易失性存储器系统的操作方法
公开(公告)号：KR1020150044264A
公开(公告)日：2015-04-24
申请号：KR1020130123449
申请日：2013-10-16
Applicant: 삼성전자주식회사
CPC classification number: G11C16/14 , G11C11/56 , G11C16/0483 , G11C16/08 , G11C16/26 , G11C16/3418 , G11C16/3445
Abstract: 본발명의실시예에따른복수의메모리셀들을포함하는메모리시스템의동작방법은제 1 동작모드를기반으로동작하는상기복수의메모리셀들중 일부의동작모드를제 2 동작모드로변경하는단계; 및상기동작모드가변경될때, 변경소거조건을기반으로상기동작모드가변경된메모리셀들에대하여변경소거동작을수행하는단계를포함하고, 상기제 1 동작모드로동작시제 1 소거조건을기반으로노멀소거동작이수행되고, 상기제 2 동작모드로동작시제 2 소거조건을기반으로노멀소거동작이수행되며, 상기변경소거조건은상기제 1 및제 2 소거조건들중 적어도하나와다른소거조건이다.
Abstract translation: 根据本发明的实施例，包括多个存储单元的存储系统的操作方法包括以下步骤：将在第一操作模式中操作的存储单元的部分组的操作模式切换到第二操作模式; 并且当所述操作模式改变时，基于切换取消条件，对在所述切换操作模式下操作的所述存储单元执行切换取消操作。 当存储单元在第一操作模式下操作时，基于第一消除条件执行正常的取消操作。 当存储单元在第二操作模式下操作时，基于第二消除条件执行正常的取消操作。 开关取消条件与第一和第二取消条件中的至少一个不同。
-
公开(公告)号：KR101440107B1
公开(公告)日：2014-09-12
申请号：KR1020080008727
申请日：2008-01-28
Applicant: 삼성전자주식회사
Inventor： 정재용
IPC: G06F12/00
CPC classification number: G06F12/10 , G06F11/203 , G06F12/0223
Abstract: 본 발명은 다중 코어 시스템에서 접근 시간에 기초한 메모리 관리 방법 및 장치에 관한 것으로, 본 발명에 따른 다중 코어 시스템의 메모리 관리 방법은 프로세싱 코어들 각각에 대응하여 프로세싱 코어들로부터 메모리들까지의 거리에 따라 메모리 할당 순서를 설정하고, 설정된 메모리 할당 순서에 따라 프로세싱 코어들 중 어느 하나가 처리할 논리 주소를 메모리들 중 어느 하나의 물리 주소로 변환하며, 프로세싱 코어에 변환된 물리 주소에 해당하는 메모리를 할당함으로써, 프로세싱 코어가 수행하려는 작업의 실행 시간 예측이 용이해지며, 프로세싱 코어들 간의 작업 이동시 동일한 메모리 접근 시간을 보장할 수 있다.
다중 코어, 메모리 관리, 접근 시간, 주소 변환, 매핑 테이블-
公开(公告)号：KR1020140014547A
公开(公告)日：2014-02-06
申请号：KR1020120080801
申请日：2012-07-24
Applicant: 삼성전자주식회사
IPC: G11C7/10
CPC classification number: G11C16/34 , G11C16/00 , G11C16/0483 , G11C16/26 , G11C16/3431 , G11C16/349 , G11C29/021 , G11C29/028 , G11C29/42
Abstract: A determining method of a read voltage of a memory device according to technological aspects of the present invention comprises the steps of: performing the reading for a plurality of memory cells connected to a selected word line by applying an early read voltage to the selected word line among a plurality of word lines; extracting spray information according to a threshold voltage of some memory cells if a read error occurs for some memory cells of the plurality of memory cells; and determining a new read voltage based on the spray information. [Reference numerals] (10) Memory controller; (20) Memory; (210) Memory cell array; (220) Counting unit
Abstract translation: 根据本发明的技术方面的存储器件的读取电压的确定方法包括以下步骤：通过对所选择的字线施加早期读取电压来执行连接到所选字线的多个存储器单元的读取 在多个字线中; 如果多个存储器单元中的某些存储器单元发生读错误，则根据某些存储器单元的阈值电压提取喷射信息; 以及基于所述喷雾信息确定新的读取电压。 （附图标记）（10）存储器控制器; （20）记忆; （210）存储单元阵列; （220）计数单位
-
公开(公告)号：KR1020130084492A
公开(公告)日：2013-07-25
申请号：KR1020120005313
申请日：2012-01-17
Applicant: 삼성전자주식회사
CPC classification number: G06F11/0751
Abstract: PURPOSE: A non-volatile memory system is provided to perform a refresh program of all pages at once, thereby reducing the data input time and the input/output (I/O) power. CONSTITUTION: A non-volatile memory device comprises a multi-level memory array (110) and a page buffer (120). A memory controller (200) leads a first page data from the multi-level memory array and stores the first page data in the page buffer. The memory controller detects a first error bit of the first page data. The memory controller uses a first correction data, which corrected the error of the first error bit, to correct the error of the first page data which is stored in the page buffer. The memory controller controls the first page data, in which the error is corrected, to perform a first refresh program in the multi-level memory array.
Abstract translation: 目的：提供一个非易失性存储器系统来一次执行所有页面的刷新程序，从而减少数据输入时间和输入/输出（I / O）电源。 构成：非易失性存储器件包括多级存储器阵列（110）和页缓冲器（120）。 存储器控制器（200）引导来自多级存储器阵列的第一页数据，并将第一页数据存储在页缓冲器中。 存储器控制器检测第一页数据的第一错误位。 存储器控制器使用校正第一错误位的错误的第一校正数据来校正存储在页缓冲器中的第一页数据的错误。 存储器控制器控制纠错错误的第一页数据，以在多级存储器阵列中执行第一刷新程序。
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.03 seconds)
