公开(公告)号：KR100650407B1

公开(公告)日：2006-11-29

申请号：KR1020050109309

申请日：2005-11-15

Applicant: 삼성전자주식회사

Inventor： 정진국 ,  문영수 ,  엄기완 ,  김지연 ,  김형국

IPC: G06T7/00

公开(公告)号：KR1020050115107A

公开(公告)日：2005-12-07

申请号：KR1020040040397

申请日：2004-06-03

Applicant: 삼성전자주식회사

Inventor： 류정수 ,  김병윤 ,  김영대 ,  정진국

IPC: H01L23/12 ,  H01L25/065

CPC classification number: H01L25/074 ,  H01L23/49816 ,  H01L24/04 ,  H01L24/12 ,  H01L24/44

Abstract: 적층식 반도체 패키지를 제공한다. 이 패키지는 제1 돌출 단자들에 의해 기초 인쇄 회로 보드에 직접 접촉하는 제1 칩과, 제2 돌출 단자들에 의해 커버 인쇄 회로 보드에 직접 접촉하는 제2 칩을 포함한다. 커버 인쇄 회로 보드는 칩들을 덮으며, 기초 인쇄 회로 보드에 연결되어 있다. 이로써, 본딩 와이어들의 수를 감소시킬 수 있다.

公开(公告)号：KR1020050108446A

公开(公告)日：2005-11-16

申请号：KR1020040032992

申请日：2004-05-11

Applicant: 삼성전자주식회사

Inventor： 정진국 ,  배용태

IPC: H01L21/28

CPC classification number: H01L21/76825 ,  H01L21/76832 ,  H01L21/7684

Abstract: 반도체 장치의 구리 배선 형성방법에 있어서, 먼저 반도체 기판 상에 층간절연막를 형성하고, 상기 층간절연막에 다수의 개구부을 형성한다. 이어서, 상기 개구부들 내부에 구리 배선을 형성한다. 이어서, 본 발명의 핵심으로, 상기 구리 배선 사이의 층간절연막에 질소를 이온 주입하여 누설전류 방지영역을 형성한다. 이로써, 반도체 장치의 고집적화에 관계없이 구리 배선 사이의 누설전류를 억제하여 반도체 장치의 신뢰성을 확보한다.

公开(公告)号：KR1020040098106A

公开(公告)日：2004-11-20

申请号：KR1020030030196

申请日：2003-05-13

Applicant: 삼성전자주식회사

Inventor： 엄중섭 ,  정진국

IPC: H01L21/8247

Abstract: PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to improve the degree of integration and to simplify fabrication processes by forming simultaneously a control gate and a source line within the same layer. CONSTITUTION: A pair of floating gates(200) are formed on an active region(100). A control gate(310) and a source line(320) are formed at both sides of each floating gate within the same layer. The control gate and the source line are isolated from the floating gate by using an oxide layer(240). A source region(400) is formed between the pair of floating gates in the active region. A drain region(420) is formed adjacent to a periphery of the control gate. The source line is used for connecting electrically a plurality of devices with each other. The control gate and the source line are made of the same material.

Abstract translation: 目的：提供非易失性存储器件及其制造方法，以通过同时在同一层内形成控制栅极和源极线来提高集成度和简化制造工艺。 构成：一对浮动栅极（200）形成在有源区域（100）上。 在同一层内的每个浮动栅极的两侧形成控制栅极（310）和源极线（320）。 控制栅极和源极线通过使用氧化物层（240）与浮置栅极隔离。 源极区域（400）形成在有源区域中的一对浮置栅极之间。 漏极区域（420）邻近控制栅极的周围形成。 源极线用于将多个器件彼此电连接。 控制栅极和源极线由相同的材料制成。

公开(公告)号：KR100454127B1

公开(公告)日：2004-10-26

申请号：KR1020020005053

申请日：2002-01-29

Applicant: 삼성전자주식회사

Inventor： 정진국 ,  류정수

IPC: H01L21/28

Abstract: PURPOSE: A method of forming interconnection in a semiconductor device is provided to prevent a leakage current without forming a leakage current preventing layer. CONSTITUTION: A groove for interconnection is formed in an interlayer dielectric(50). An element(for example, N2) for preventing a leakage current is doped on the interlayer dielectric. A material for interconnection is stacked and the groove is filled.

Abstract translation: 目的：提供一种在半导体器件中形成互连的方法，以在不形成泄漏电流防止层的情况下防止泄漏电流。 构成：在层间电介质（50）中形成用于互连的凹槽。 在层间电介质上掺杂用于防止泄漏电流的元件（例如，N2）。 用于互连的材料被堆叠并且凹槽被填充。

公开(公告)号：KR1020020066842A

公开(公告)日：2002-08-21

申请号：KR1020010007275

申请日：2001-02-14

Applicant: 삼성전자주식회사

Inventor： 정진국

IPC: H01L21/76

Abstract: PURPOSE: A formation method of a trench isolation is provided to prevent a generation of a dent on the trench without an extra polishing by forming the second nitride on an under-cut of a pad oxide. CONSTITUTION: A trench mask layer made of a pad oxide(204), the first nitride(206) and an oxide is formed on a substrate(100). Then, a trench is formed by etching the trench mask layer. By removing the oxide using a wet etch, under-cuts are formed on the pad oxide(204). Then, the second nitride(214) is formed in the trench, thereby prevent a generation of a dent. The trench is filled with a trench isolation(216). Then, the trench isolation(216) is etched to expose the surface of the first nitride(206). Then, the first nitride(206) is etched to expose the surface of the pad oxide(204). The pad oxide(204) is removed.

Abstract translation: 目的：提供沟槽隔离的形成方法，以通过在衬垫氧化物的底切上形成第二氮化物来防止在沟槽上产生凹痕而不需要额外的抛光。 构成：在衬底（100）上形成由衬垫氧化物（204），第一氮化物（206）和氧化物构成的沟槽掩模层。 然后，通过蚀刻沟槽掩模层形成沟槽。 通过使用湿蚀刻去除氧化物，在衬垫氧化物（204）上形成底切。 然后，第二氮化物（214）形成在沟槽中，从而防止凹陷的产生。 沟槽填充有沟槽隔离（216）。 然后，蚀刻沟槽隔离（216）以露出第一氮化物（206）的表面。 然后，蚀刻第一氮化物（206）以暴露衬垫氧化物（204）的表面。 去除垫氧化物（204）。

公开(公告)号：KR1020020006092A

公开(公告)日：2002-01-19

申请号：KR1020000039561

申请日：2000-07-11

Applicant: 삼성전자주식회사

Inventor： 류정수 ,  정진국

IPC: H01L21/28

Abstract: PURPOSE: A method for manufacturing a semiconductor device having a via contact is provided to prevent a filling defect caused by a high aspect ratio of a whole via hole, by separating the whole via hole into the first and second via holes and by respectively forming the first and second contacts filling the first and second via holes by separate processes. CONSTITUTION: The first barrier metal layer(150) and the first interlayer dielectric(210) are formed on a metal interconnection layer formed on a semiconductor substrate(100). The first interlayer dielectric is patterned to form the first via hole(215) exposing the metal interconnection layer. The second barrier metal layer(310) and the first conductive contact filling the first via hole are formed. The second interlayer dielectric(250) is formed on the first contact and the first interlayer dielectric. The second interlayer dielectric is patterned by a dual damascene process to form the second via hole(255) which is composed of a trench and a hole under the trench and exposes the surface of the first contact. The third metal barrier layer(370) and the second conductive contact(400) filling the second via hole are formed.

Abstract translation: 目的：提供一种制造具有通孔接点的半导体器件的方法，以防止由整个通孔的高纵横比引起的填充缺陷，通过将整个通孔分离成第一和第二通孔，并分别形成 第一和第二触点通过分开的工艺填充第一和第二通孔。 构成：第一阻挡金属层（150）和第一层间电介质（210）形成在形成在半导体衬底（100）上的金属互连层上。 图案化第一层间电介质以形成露出金属互连层的第一通孔（215）。 形成第二阻挡金属层（310）和填充第一通孔的第一导电接触点。 第二层间电介质（250）形成在第一接触和第一层间电介质上。 通过双镶嵌工艺对第二层间电介质进行构图，以形成第二通孔（255），该第二通孔由沟槽和沟槽下方的孔组成，并露出第一接触面。 形成第三金属阻挡层（370）和填充第二通孔的第二导电接触（400）。

公开(公告)号：KR100284738B1

公开(公告)日：2001-04-02

申请号：KR1019980036474

申请日：1998-09-04

Applicant: 삼성전자주식회사

Inventor： 김학무 ,  정진국

IPC: H01L21/60

Abstract: 다층 금속배선층을 갖는 반도체 소자의 본드패드(bondpad)에서, 도전성을 향상시키고 금속배선층간의 접착력을 향상시킬 수 있는 패드 및 그 제조방법에 관하여 개시한다. 이를 위하여 본 발명은 하부 금속배선층에 트랜치를 형성하고 하부 금속배선층과 직접 연결되는 최상부 금속배선층을 형성함으로써 최상부 금속배선층과 하부 금속배선층의 접착력 및 도전성을 향상시킬 수 있다.

公开(公告)号：KR2020000004041U

公开(公告)日：2000-02-25

申请号：KR2019980014403

申请日：1998-07-31

Applicant: 삼성전자주식회사

Inventor： 정진국

IPC: H04N5/63

Abstract: 과전류의 유입으로 발생되는 IC 내지 부품의 파손을 막을 수 있도록 한 본 고안의 모니터의 과전류 보호회로는, 상용 교류전원을 적정 크기로 변압하여 각 구성부의 구동전원으로 공급하는 모니터에 있어서, 상기 구성부로 입력되는 외부신호의 전압이 상기 구성부로 공급되는 구동전원의 전압보다 클 경우 상기 양 전압의 전압차로 생성되는 전류의 유무에 따라 상기 외부신호의 흐름을 단속하는 스위칭부와, 상기 스위칭부의 온(ON) 동작시 해방된 상기 외부신호를 적정 크기로 분배하여 출력하는 신호 분배부 및 상기 신호 분배부의 출력신호가 입력되는 경우 상기 모니터의 전원 상태를 전환하는 프로텍션 회로부를 포함하여 구성된 것을 특징으로 한다.