公开(公告)号：KR1020130051580A

公开(公告)日：2013-05-21

申请号：KR1020110116791

申请日：2011-11-10

Applicant: 삼성전자주식회사

Inventor： 한유근 ,  서승진 ,  최정환 ,  김석일

IPC: G11C7/10

CPC classification number: G11C7/1051 ,  G11C11/4096 ,  G11C2207/105 ,  G11C2207/2227

Abstract: PURPOSE: A memory module of a data processing apparatus, capable of independently preventing a current from being leaked to a data masking pad, and a current preventing method using the same are provided to reduce power consumption by preventing a leakage current in the data masking pad independent of a data input and output pad and a data strobe pad. CONSTITUTION: A plurality of pads include a data input and output pad, a data strobe pad, and a data masking pad(10). Pull-up and pull-down transistors are serially connected to a plurality of pull-up and pull-down resistors in an on-die termination circuit(40,50). The plurality of pull-up and pull-down resistors are connected to a first node. A current leakage sensing unit(30) controls the pull-up transistors by receiving a bit composition signal, an on-die termination enable signal, and a ground state signal of the data masking pad inputted from the first node. The current leakage sensing unit prevents a current from being leaked to the data masking pad independent of the data input and output pad and the data strobe pad according to the ground state signal of the data masking pad.

Abstract translation: 目的：提供能够独立地防止电流泄漏到数据屏蔽焊盘的数据处理装置的存储器模块以及使用其的电流防止方法，以通过防止数据屏蔽焊盘中的漏电流来降低功耗 独立于数据输入和输出焊盘和数据选通焊盘。 构成：多个焊盘包括数据输入和输出焊盘，数据选通焊盘和数据屏蔽焊盘（10）。 上拉和下拉晶体管串联连接到片上终端电路（40,50）中的多个上拉和下拉电阻。 多个上拉和下拉电阻连接到第一节点。 电流泄漏感测单元（30）通过接收从第一节点输入的数据屏蔽垫的位组合信号，片上终止使能信号和基态状态信号来控制上拉晶体管。 电流泄漏检测单元根据数据屏蔽垫的基态信号防止电流独立于数据输入和输出焊盘以及数据选通焊盘泄漏到数据屏蔽焊盘。

公开(公告)号：KR1020110052941A

公开(公告)日：2011-05-19

申请号：KR1020090109694

申请日：2009-11-13

Applicant: 삼성전자주식회사

Inventor： 김양기 ,  최정환

IPC: G11C7/00 ,  G11C7/22 ,  G11C8/00

CPC classification number: G11C7/22 ,  G11C7/222 ,  G11C2207/2272

Abstract: PURPOSE: A semiconductor device having additive latency is provided to minimize current consumption by removing a clock signal and current to be toggled in an idle mode. CONSTITUTION: In a semiconductor device having additive latency, a phase controller(150) controls the phase of a clock signal. The controller(110) generates a control signal which enables the phase controller. The phase controller comprises a delay locked loop and a connection part The delay locked loop controls the phase of the clock signal. The connection part transmits/intercepts the clock signal to a delayed locked loop.

Abstract translation: 目的：提供具有附加延迟的半导体器件，通过去除在空闲模式下切换的时钟信号和电流来最小化电流消耗。 构成：在具有附加延迟的半导体器件中，相位控制器（150）控制时钟信号的相位。 控制器（110）产生使相位控制器能够实现的控制信号。 相位控制器包括延迟锁定环和连接部分延迟锁定环控制时钟信号的相位。 连接部分将时钟信号发送/截取到延迟锁定环路。

公开(公告)号：KR1020090088193A

公开(公告)日：2009-08-19

申请号：KR1020080013589

申请日：2008-02-14

Applicant: 삼성전자주식회사

Inventor： 황철규 ,  최성태 ,  김영환 ,  최정환 ,  이동현 ,  김재현 ,  박현철 ,  이유성 ,  이한길

IPC: H04B7/04

CPC classification number: H01Q25/007 ,  H01Q3/40 ,  H01Q21/29 ,  H04B7/086

Abstract: A switched beamforming device using a multi-beam combining and a method thereof are provided to select and combine beams having good QoS to improve the SINR(Signal to Interference plus Noise Ratio). By using an array antenna(201), a beamforming unit(101) forms a plurality of beams. A beam selecting/controlling unit(102) measure the QOS(Quality of Service) of each signal received through the beams. According to the QoS measurement result, a beam selector(103) selects at least two or more beams having high QoS. A beam combiner(104) combines the selected beams.

Abstract translation: 提供了使用多波束组合的交换波束形成装置及其方法，以选择并组合具有良好QoS的波束以改善SINR（信号与干扰加噪声比）。 通过使用阵列天线（201），波束形成单元（101）形成多个波束。 波束选择/控制单元（102）测量通过波束接收的每个信号的QOS（服务质量）。 根据QoS测量结果，波束选择器（103）选择具有高QoS的至少两个或更多个波束。 光束组合器（104）组合所选择的光束。

公开(公告)号：KR100891322B1

公开(公告)日：2009-03-31

申请号：KR1020020058120

申请日：2002-09-25

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: H03K19/00

CPC classification number: H04L25/061 ,  H04L5/1423

Abstract: 데이터 입력 마진을 증가시킨 동시 양방향 입출력 회로 및 데이터 검출 방법이 개시된다. 동시에 데이터를 전송하고 수신하기 위한 데이터 입출력회로는 버스라인; 입력단자; 상기 버스라인 및 상기 입력단자사이에 접속되고, 상기 입력단자를 통하여 입력되는 출력될 신호를 수신하여 상기 버스라인으로 전송하는 출력버퍼; 및 상기 버스라인 및 상기 입력단자사이에 접속되고, 상기 입력단자를 통하여 입력되는 상기 출력될 신호의 상태에 따라, 서로 다른 레벨을 갖는 세 개의 기준신호들중에서 두개의 기준신호들 및 상기 데이터 입출력회로의 외부로부터 입력된 입력신호와 상기 출력버퍼의 출력신호에 의하여 결정된 상기 버스라인상의 신호를 비교하고, 상기 입력신호를 재생하는 입력버퍼를 구비한다. 상기 세 개의 기준신호들중에서 어느 하나의 기준신호는 나머지 기준신호들의 합의 절반이다. 본 발명에 따른 동시 양방향 입출력회로 및 데이터 재생방법은 3개의 기준신호들과 출력될 신호로 입력신호 각각을 50%정도의 스윙 마진(swing margin)을 가지고 검출하는 효과가 있다.
동시 양방향 입출력회로(simultaneous input/output(I/O) circuit)

公开(公告)号：KR1020080070323A

公开(公告)日：2008-07-30

申请号：KR1020070008255

申请日：2007-01-26

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: H02P5/00 ,  H02P31/00

CPC classification number: G10K11/178 ,  H02P31/00

Abstract: An electronic device and a noise reduction method thereof are provided to reduce driving noise of a motor by updating reference noise based on comparison between the analyzed driving noise of the motor and the reference noise. An electronic device includes a determining unit(191), an operation control unit(193), and an operation unit(175). The determining unit measures driving noise of a motor(161) including a predetermined specific frequency and a weight corresponding to the specific frequency and outputs results of comparison between the driving noise and predetermined reference noise. The operation control unit updates the reference noise based on the comparison results of the determining unit and outputs a signal to offset the driving noise. A user inputs operation intensity of the motor into the operation unit.

Abstract translation: 提供一种电子设备及其降噪方法，用于通过基于分析的电动机的驱动噪声与参考噪声之间的比较来更新参考噪声来减少电动机的驱动噪声。 电子设备包括确定单元（191），操作控制单元（193）和操作单元（175）。 确定单元测量包括预定特定频率和对应于特定频率的重量的电机的驱动噪声，并输出驱动噪声和预定参考噪声之间的比较结果。 操作控制单元基于确定单元的比较结果更新参考噪声，并输出信号以偏移驾驶噪声。 用户将电动机的操作强度输入到操作单元中。

公开(公告)号：KR1020080027112A

公开(公告)日：2008-03-26

申请号：KR1020070016137

申请日：2007-02-15

Applicant: 삼성전자주식회사

Inventor： 최정환 ,  사토우다카히로 ,  하시모토켄야

IPC: H03H9/64

CPC classification number: H03H9/64 ,  H03H9/0285 ,  H03H9/145 ,  H03H9/14505 ,  H03H15/02

Abstract: A complex coefficient transversal filter and a frequency converter are provided to suppress a characteristic deviation in a propagation track by arranging at least one of SAW transducers using a 4-phase one-directional transducer. A first SAW transducer excites a SAW(Surface Acoustic Wave) by generating a mechanical distortion on a piezoelectric property according to an RF(Radio Frequency) input signal. A second SAW transducer generates real and imaginary parts of a complex signal by integrating the SAW based on impulse responses of odd and even functions. At least one of the first and second SAW transducers is a 4-phase one-directional transducer(300). The first SAW transducer is a bidirectional transducer(200) which propagates the SAW in two directions. The second SAW transducer is a 4-phase one-directional transducer which is implemented at a position for receiving at least one of the propagated SAWs.

Abstract translation: 提供了一种复系数横向滤波器和频率转换器，以通过使用四相单向换能器布置至少一个SAW换能器来抑制传播轨道中的特性偏差。 第一SAW传感器通过根据RF（射频）输入信号产生压电特性上的机械失真来激发SAW（表面声波）。 第二SAW换能器通过基于奇数和偶数函数的脉冲响应积分SAW来产生复信号的实部和虚部。 第一和第二SAW换能器中的至少一个是4相单向换能器（300）。 第一SAW换能器是沿两个方向传播SAW的双向换能器（200）。 第二SAW换能器是在用于接收传播的SAW中的至少一个的位置处实现的4相单向换能器。

公开(公告)号：KR100688476B1

公开(公告)日：2007-03-08

申请号：KR1020000029571

申请日：2000-05-31

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: H01L27/04

Abstract: 칩 면적을 줄이기 위한 레이아웃 구조를 갖는 고속 메모리 장치가 개시된다. 본 발명에 따른 칩 면적을 줄이기 위한 레이아웃 구조를 갖는 고속 메모리 장치는, 메모리 장치의 칩 면적을 줄이기 위한 레이아웃 구조를 갖는 메모리 장치에 있어서, 메모리 장치의 X축 또는 Y축의 중심 부분을 기준으로 하여 어느 한쪽에 일렬로 배치되는 다수의 제1패드들, 다수의 제1패드들과 소정 간격 이격되어 칩의 중심 부분에 배치되는 인터페이스 로직 및 제1패드들을 중심으로하여 인터페이스 로직의 양 측면을 둘러싸는 구조로 형성되는 하나 이상의 입출력 회로를 구비하고, 메모리 장치의 외곽 부분에는 코아 셀이 형성되는 것을 특징으로 한다.
본 발명에 따르면, 인터페이스 로직을 칩 중심에 배치하고, I/O 회로 및 패드의 배치를 변경함으로써 메모리 장치의 면적을 줄일 수 있다는 효과가 있다.

公开(公告)号：KR100609755B1

公开(公告)日：2006-08-09

申请号：KR1020050009294

申请日：2005-02-01

Applicant: 포항공과대학교 산학협력단 ,  삼성전자주식회사 ,  학교법인 포항공과대학교

Inventor： 배승준 ,  손영수 ,  박홍준 ,  최정환

IPC: H03L7/085

Abstract: 본 발명은 위상 검출기 및 이를 구비한 지연 동기 루프를 공개한다. 이 회로는 제1클럭신호에 응답하여 인에이블되고, 제1클럭신호와 제2클럭신호사이의 전압 차를 센싱하여 제1 및 제2신호들을 발생하는 센스 증폭기, 및 제1 및 제2신호들을 래치하여 업 및 다운 신호들을 발생하는 래치를 구비하고, 제2클럭신호는 제1클럭신호의 천이를 따라서 천이하는 클럭신호인 것을 특징으로 한다. 따라서, 제1클럭신호가 상승 천이하는 동안에 제1클럭신호와 제2클럭신호의 레벨이 바뀌어지지 않으므로 업, 다운 신호들이 불명확하게 되지 않아 제1클럭신호와 제2클럭신호사이의 위상 차를 정확하게 검출할 수 있다.

公开(公告)号：KR1020060088415A

公开(公告)日：2006-08-04

申请号：KR1020050009294

申请日：2005-02-01

Applicant: 포항공과대학교 산학협력단 ,  삼성전자주식회사 ,  학교법인 포항공과대학교

Inventor： 배승준 ,  손영수 ,  박홍준 ,  최정환

IPC: H03L7/085

CPC classification number: H03L7/085 ,  H03D13/00 ,  H03L7/091 ,  H03L7/095

Abstract: 본 발명은 위상 검출기 및 이를 구비한 지연 동기 루프를 공개한다. 이 회로는 제1클럭신호에 응답하여 인에이블되고, 제1클럭신호와 제2클럭신호사이의 전압 차를 센싱하여 제1 및 제2신호들을 발생하는 센스 증폭기, 및 제1 및 제2신호들을 래치하여 업 및 다운 신호들을 발생하는 래치를 구비하고, 제2클럭신호는 제1클럭신호의 천이를 따라서 천이하는 클럭신호인 것을 특징으로 한다. 따라서, 제1클럭신호가 상승 천이하는 동안에 제1클럭신호와 제2클럭신호의 레벨이 바뀌어지지 않으므로 업, 다운 신호들이 불명확하게 되지 않아 제1클럭신호와 제2클럭신호사이의 위상 차를 정확하게 검출할 수 있다.

公开(公告)号：KR100546385B1

公开(公告)日：2006-01-26

申请号：KR1020030067912

申请日：2003-09-30

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C7/06

CPC classification number: G11C7/106 ,  G11C7/1012 ,  G11C7/1036 ,  G11C7/1039 ,  G11C7/1051 ,  G11C7/1066 ,  G11C7/1069 ,  G11C7/22 ,  G11C11/4076 ,  G11C11/4096

Abstract: 프리페치 데이터의 비트 수가 큰 디램에서 순간적인 잡음을 감소시켜 동작특성을 향상시킬 수 있는 입출력라인 감지증폭기 제어방법과 입출력라인 드라이버 제어방법 및 이를 이용하는 디램이 개시된다. 상기 디램에서는 출력동작시 입출력라인 감지증폭기들이 복수개의 그룹으로 분리되어 각 그룹별로 소정의 시간차를 두고 순차적으로 인에이블되고 또한 입력동작시에는 입출력라인 드라이버들이 복수개의 그룹으로 분리되어 각 그룹별로 소정의 시간차를 두고 순차적으로 인에이블된다. 따라서 출력동작시에는 동시에 동작하는 입출력라인 감지증폭기의 수가 감소하고 또한 입력동작시에는 동시에 동작하는 입출력라인 드라이버의 수가 감소한다. 따라서 전력소비가 감소하게 되고 그 결과 순간적인 잡음이 감소되어 디램의 동작특성이 향상된다.