-
公开(公告)号：KR1019990047328A
公开(公告)日：1999-07-05
申请号：KR1019970065685
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: G06F7/52
Abstract: 본 발명은 1-클럭 제산기의 구조 및 제산 방법에 관한 것이다.
종래의 제산기를 이용하여 N 비트/N 비트 제산을 수행할 경우 N 개의 클럭이 사용되어 많은 연산 시간이 소요되는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 본 발명에서는 3개의 감산기와 1개의 제어기 및 다중화기로 이루어진 각 단이 N/2R개 직렬로 연결되어 있는 제산기를 구현하여 1-클럭 내에 각 단이 상위 비트부터 차례로 2비트의 몫을 출력하고 마지막 단에서 나머지를 출력하므로써 종래의 제산기를 사용할 때보다 연산 속도를 N배 향상시킬 수 있는 1-클럭 제산기의 구조 및 제산 방법이 제시된다.-
公开(公告)号：KR1019990043757A
公开(公告)日：1999-06-15
申请号：KR1019970064799
申请日：1997-11-29
Applicant: 한국전자통신연구원
IPC: H04R5/027
Abstract: 본 발명은 대역 분할 처리기를 이용한 마이크로폰 배열 빔 형성기의 구조에 관한 것이다.
배열 마이크로폰은 무잡음 환경에서 이동하는 음원으로부터 음향 신호를 고감도로 감지하기 위해서 사용된다. 그러나 감도를 유지하기 위해서는 음원의 이동 영역에 걸쳐 마이크로폰을 설치해야 하며, 잡음 환경에서 정지 혹은 이동하는 음향원만의 신호를 추출하기는 불가능하다.
음성 신호는 매우 대역이 넓은 신호이므로 이론적으로는 빔 형성기를 구성하는 것이 불가능하지만, 본 발명에서는 대역 분할 처리기에 의해 광대역 신호를 협대역화한 후 간단한 시간지연 보상기를 사용하여 간단한 빔 형성기를 구현하여 감지되는 음향 신호의 신호 대 잡음비를 최적으로 유지할 수 있는 대역 분할 처리기를 이용한 마이크로폰 배열 빔 형성기의 구조가 제시된다.-
公开(公告)号：KR1019990043117A
公开(公告)日：1999-06-15
申请号：KR1019970064103
申请日：1997-11-28
IPC: H03G5/00
Abstract: 본 발명은 길버트(Gilbert) 구조를 갖는 주파수 변환 회로를 구성함에 있어, 저전압에서 동작 가능토록 하고, 고속동작을 갖도록 하는 것으로써, 이를 위해 본 발명은 공급전압단에서 접지전압단까지의 전류패스 상에 적은 수의 트랜지스터를 형성하고자 전류미러를 사용하였으며, 또한 고주파 스위칭부에 바이어스를 별도로 구성하고 저주파 신호 처리부에서 처리된 저주파 전류 신호를 곧바로 고주파 스위칭부의 스위칭 트랜지스터에 공급하는 것을 그 특징으로 한다.
-
-
公开(公告)号：KR1019990010039A
公开(公告)日：1999-02-05
申请号：KR1019970032659
申请日：1997-07-14
IPC: H03H9/46
Abstract: 본 발명은 저주파 필터에 관한 것이다. 저주파 차단 필터는, 입력단자와 출력단자 사이에 연결되는 커패시터와, 출력단자에 연결되는 트랜지스터로 구성된 높은 저항 값을 가지는 능동저항을 포함한 필터회로와; 그 필터회로에서 능동저항의 바이어스 전압을 원하는 값으로 맞출 수 있도록 부궤환 기능을 가진 바이어스 회로를 포함한다. 이와는 다른 저주파 차단 필터는, 커패시터의 등가적인 값을 증가시키기 위해, 커패시터를 앰프의 출력과 (-)단자 사이에 연결하고, (+)단자는 입력에 연결된 구조를 갖는 것이다. 또한 본 발명의 저주파 통과 필터는, 트랜지스터로 구성된 능동저항과 커패시터로 구성되어 있으며, 입력단자와 출력단자 사이에는 큰 저항을 가지는 이득이 1인 앰프가 연결되어 있고, 출력단자와 접지 사이에는 커패시터가 연결되어 있어 저주파만을 통과시킨다. 이와는 다른 저주파 통과 필터는, 상기 커패시터의 등가적인 값을 증가시키기 위해 커패시터를 앰프의 입력과 출력 사이에 연결한 구조를 갖는 것이다. 따라서 능동(active) 저항과 앰프를 사용하여 적은 커패시터 C 값을 가지고도 저주파 필터를 칩 안에 내장할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100161756B1
公开(公告)日：1998-12-01
申请号：KR1019950012615
申请日：1995-05-19
IPC: H04L12/433
Abstract: 본 발명은 다중화기를 이용한 셀 발생 장치에 관한 것으로, 스위치를 비롯한 기타 장비의 기능 시험을 위하여 여러 가지 구조를 갖는 셀 데이터를 안정정으로 발생하는 다중화기를 이용한 셀 발생 장치를 제공하기 위하여, 외부의 중앙 처리 수단으로부터 발생 정보 데이터와 제1 제어신호를 입력받아 셀 발생 모드에 따라 셀 발생 속도와 셀 발생 개수를 출력하는 셀 발생 제어 수단; 상기 중앙 처리 수단으로부터 상기 제1 제어신호를 입력받고 상기 셀 발생 제어 수단으로부터 셀 발생 속도와 셀 발생 개수를 입력받아 셀 발생 시간을 결정하여 제2 제어신호(B-CLK, /CEN, SYN)를 외부기기로 출력하고 셀 영역 발생 제어신호와 다중화 제어신호를 출력하는 다중화 제어 수단; 상기 다중화 제어 수단으로부터 셀 영역 발생 제어신호를 입력받고 상기 중앙 처리 수단으로부터 루팅 캐드 데이터를 입력받아 셀 영역을 발생하는 셀 영역 발생 수단; 및 상기 셀 영역 발생 수단의 출력을 상기 다중화 제어 수단의 다중화 제어신호에 따라 다중화하여 셀 데이터를 상기 외부기기로 출력하는 다중화 수단을 포함하여 안정적이고 지속적인 셀 발생을 보장하고, 하나의 채널에 소요되는 셀 발생을 위한 게이트 수를 최소화하여 추후 더 많은 수의 채널 확장시 모듈화 개념으로 용이하게 확장할 수 있는 효과가 있다.
-
公开(公告)号：KR100161755B1
公开(公告)日：1998-12-01
申请号：KR1019950055893
申请日：1995-12-23
IPC: H04L12/801 , H04L12/70
Abstract: 본 발명은 버스트성이 큰 트래픽들을 수용하기 위하여 입력버퍼와 HALT큐(B3), 역방향 흐름제어 신호를 두어 순간적으로 과도한 트래픽이 해당 수신부로 전달될 때 그 상태를 역방향으로 알리는 수신부를 제외하고 다른 수신부에 해당하는 셀을 전달해 주는 역다중화기에 대한 것이다. 그리고 입력되는 셀 앞에 해당 연결에 대한 비트 주소를 가지는 라우팅 태그를 두어 역다중화시 점대점 연결 및 점대 다중화점 연결을 쉽게 제공하며, 역 다중화 제어시 비트별 논리합으로 구현이 간단하게 이루어진다. 그리고 비동기 입력버퍼와 버퍼 제어를 가지고 있어서 입력 셀들의 동기/비동기 상태에 무관하게 동작하며, 장치의 구성을 단순화시키면서도 순간적으로 한 수신부로 셀 서비스 속도보다 높게 전달되는 버스트성의 트래픽에 대한 처리 특성을 강화 시킨 것이다. 또한 각각의 수신부에 버퍼를 두면 서로 상이한 전송속도를 가지는 입출력 포트들을 가져도 역다중화 가능하다. 그리고 주문형 반도체 칩을 이용하여 구현시 그 응용성 및 소형화에 큰 장점이 있다.
-
公开(公告)号：KR100155528B1
公开(公告)日：1998-11-16
申请号：KR1019950047850
申请日：1995-12-08
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 제어국 TSB가 이동국으로부터 전송되는 전력측정 보고 메시지를 수신하여 기지국에서 송신할 순방향전력의 증감을 처리하는 과정중 불필요한 전력의 증감을 억제하여 최적의 전력으로 송신할 수 있도록 하기 위한 CDMA 셀룰라 시스템의 순방향 전력제어를 위한 이득의 증감방법에 관한 것으로서, TSB가 기지국을 통해 전력측정 보고메시지를 수신한 후 상기 메시지로부터 이동국의 수신 FER을 구하기 전에 불량프레임이 있는지 없는지 판단하는 제1단계와; 상기 제1단계로부터 불량프레임이 없다고 판단되면 호 구성메시지에서 정한 감소스텝 만큼 이득을 감소하는 제2단계와; 상기 제1단계로부터 불량프레임이 있다고 판단되면 수신 프레임 오류 확률을 계산하여 이를 임계치와 비교하는 제3단계와; 제3단계로부터 상기수신한 프레임 오류 확률이 임계치를 넘으면 소정 스텝만큼 전력이득을 증가하고, 넘지 않으면 소정 스텝만큼 전력이득을 증가하는 제4단계와; 상기 제2단계 또는 제4단계의 수행에 이어, 전력 이득감소를 위한 타이머를 초기화 한 뒤 상기 타이머를 구동시키는 제5단계를 포함하여 수행된다.
-
公开(公告)号：KR1019980045002A
公开(公告)日：1998-09-15
申请号：KR1019960063159
申请日：1996-12-09
Applicant: 한국전자통신연구원
IPC: H04N19/42
Abstract: 본 발명은 MPEG4 시스템에서 영상의 형식을 변환하기 위하여 사용하는 디지털 필터링 장치에 관한 것으로, 종래의 데시메이션 필터와는 달리 두 개의 쉬프트로 표현되는 필터를 제시함으로써 향상된 성능을 지니면서 적은 수의 자원으로 구현이 가능하여 VLSI 설계에 응용할 경우 비용절감의 효과를 얻을 수 있는 영상 형식 변환 필터링 장치에 관한 것이다.
-
100.发明公开
公开(公告)号：KR1019980044994A
公开(公告)日：1998-09-15
申请号：KR1019960063151
申请日：1996-12-09
Applicant: 한국전자통신연구원
Inventor： 김경수
IPC: H04B7/26
Abstract: 본 발명은 PCS 시스템에 관한 것으로, 설계 기법에 의해 추출한 PCS 리소스를 데이터로 선언하고, 선언된 해당 데이터를 처리할 수 있는 오퍼레이터(프로시줘)를 동시에 정의하여 주기억 장치의 일정 영역에 적재한 후 정해진 프로시줘를 통해서만 해당 데이터를 접근할 수 있도록 정의하므로서 PCS 시스템을 개발자가 독립적으로 수행할 수 있는 단위로 모듈화할 수 있으며, 고치기 쉽고 이해하기 쉬운 소프트웨어 구조가 될 수 있도록 한 PCS 시스템에서의 ADT 정의 방법 및 ADT 가상 프로시줘 실행 방법이 제시된다.
-
-
-
-
-
-
-
-
-
Search Results
619
records
(took 0.028 seconds)
