公开(公告)号：KR1020010016798A

公开(公告)日：2001-03-05

申请号：KR1019990031924

申请日：1999-08-04

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  이상호 ,  고병도 ,  김재근

IPC: H04L29/10

Abstract: PURPOSE: A local memory arbitration and interface apparatus is provided to make each function block read and write an external memory by arbitrating the memory read and write use of each function block in case that various function blocks access the external local memory independently in ATM layer processing systems and to minimize a waste of clocks when blocks are transferred by arbitration. CONSTITUTION: A local memory arbitration and interface apparatus is provided with a read arbitration and interface unit(310), a write arbitration and interface unit(320), a read and write arbitration unit(330) and a chip selection signal generation unit(340). The read arbitration and interface unit(310), receiving a read request signal from upper-level function blocks, transfers request contents without delay according to priority. The read arbitration and interface unit(310), receiving a read grant signal, provides a read address signal and a read grant signal. The write arbitration and interface unit(320), arbitrating write requests transferred from function blocks, provides a write grant signal to a selected function block. The write arbitration and interface unit(320) latches and transfers write data and a write address signal inputted according to a write enable signal. Receiving a read request signal and a read complete signal from the read arbitration and interface unit(310) and a write request signal and a write complete signal from the write arbitration and interface unit(320), the read and write arbitration unit(330) arbitrates the read and write of each function block. The chip selection signal generation unit(340), receiving a read address signal and a write address signal from the read arbitration and interface unit(310) and the write arbitration and interface unit(320) respectively, provides a chip selection signal according to the arbitration of the read and write arbitration unit(330).

Abstract translation: 目的：提供本地存储器仲裁和接口装置，以便在各种功能块在ATM层处理中独立访问外部本地存储器的情况下，通过仲裁每个功能块的存储器读写使用来使每个功能块读写外部存储器 系统，并通过仲裁转移块来最小化时钟浪费。 构成：本地存储器仲裁和接口装置设置有读取仲裁和接口单元（310），写入仲裁和接口单元（320），读取和写入仲裁单元（330）和芯片选择信号生成单元（340 ）。 从高级功能块接收读取请求信号的读取仲裁和接口单元（310）根据优先级不延迟地传送请求内容。 读取仲裁和接口单元（310）接收读取授权信号，提供读取地址信号和读取授权信号。 写入仲裁和接口单元（320）对从功能块传送的写请求进行仲裁，向所选择的功能块提供写授权信号。 写入仲裁和接口单元（320）锁存和传送写入数据和根据写入使能信号输入的写入地址信号。 从读取仲裁和接口单元（310）接收读取请求信号和读取完成信号，以及来自写入仲裁和接口单元（320）的写入请求信号和写入完成信号，读取和写入仲裁单元（330） 仲裁每个功能块的读写。 从读取的仲裁和接口单元（310）和写入仲裁和接口单元（320）分别接收读取地址信号和写入地址信号的片选信号生成单元（340）分别提供片选信号 读写仲裁单元（330）的仲裁。

公开(公告)号：KR100281409B1

公开(公告)日：2001-02-01

申请号：KR1019980047274

申请日：1998-11-05

Applicant: 한국전자통신연구원

Inventor： 이정진 ,  유태환 ,  김재근

IPC: H04L29/02

Abstract: 본 발명은 다양한 방식의 DSL 변복조 알고리즘을 전송 선로의 상태를 파악하고, 그 파악된 전송선로의 상태에 따라 xDSL 변복조 알고리즘 풀(Pool)에 등록된 DSL 변복조 알고리즘을 DSP 코어인 송수신 중앙 이산신호 처리부에 프로그램으로 다운로드시킨 후, 데이터를 송수신한다. 이와같은 본 발명은 다양한 변복조 알고리즘을 xDSL 변복조 알고리즘 풀에 프로그램 형태로 등록하고 있다가, 요구되는 서비스에 따라 적절한 변복조 알고리즘을 채용하여 구현 할 수 있음으로써, 다른 방식의 변복조 알고리즘을 구현하기 위해서 별도의 하드웨어 설계가 필요 없이 단지, 프로그램 형태로 xDSL 변복조 알고리즘 풀에 등록하기만 하면 되는 효과가 있다. 또한, 본 발명은 전송 선로 상태를 자체적으로 파악하는 기능을 가지고 채널 상황에 따라 적절한 변복조 알고리즘을 채용하여 데이터를 송수신할 뿐만 아니라 특정한 변조 또는 복조 알고리즘을 채용한 상용 DSL모뎀과도 호환이 가능한 효과가 있다.

公开(公告)号：KR1020000031302A

公开(公告)日：2000-06-05

申请号：KR1019980047274

申请日：1998-11-05

Applicant: 한국전자통신연구원

Inventor： 이정진 ,  유태환 ,  김재근

IPC: H04L29/02

Abstract: PURPOSE: A general DSL(Digital Subscriber Line) modem is provided to search the status of a transmission line and download the DSL modulation/demodulation algorithms registered in an algorithm pool to a central discreet signal processor as a program. CONSTITUTION: A general DSL modem comprises a DSL main modem(1) and a following modem(3). The DSL main modem measures status of a transmission line by the speed of input data and a reference signal, selects one of plural registered DSL modulation/demodulation algorithms in accordance with the measured transmission line, transmits an index signal of the selected DSL modulation/demodulation algorithm through the transmission line, and downloads the selected DSL algorithm. The following modem generates the reference signal to output to the main modem.

Abstract translation: 目的：提供通用DSL（数字用户线路）调制解调器来搜索传输线的状态，并将在算法池中注册的DSL调制/解调算法下载到作为程序的中央离散信号处理器。 规定：一般的DSL调制解调器包括DSL主调制解调器（1）和以下调制解调器（3）。 DSL主调制解调器通过输入数据和参考信号的速度来测量传输线的状态，根据测量的传输线选择多个登记的DSL调制/解调算法中的一个，发送所选DSL调制/解调的索引信号 算法通过传输线路，并下载所选择的DSL算法。 以下调制解调器产生参考信号以输出到主调制解调器。

公开(公告)号：KR100248575B1

公开(公告)日：2000-03-15

申请号：KR1019970071633

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전종암 ,  김찬 ,  박영호 ,  이규호 ,  김재근

IPC: H04L12/28

Abstract: 본 발명은 데스크-탑 영역의 ATM 호스트가 ATM 망을 통하여 상호 통신을 하고자 할 경우 ATM 호스트 어댑터에서 제공되어야 할 분해 기능 및 재조립 기능에 대한 장치 개시한다. 본 발명은 ATM 호스트 어댑터내 시스템 버스와 접속되는 시스템 버스 접속 블럭, DMA마스터, DMA 슬레이브, 분해 프로세싱 블럭, 재조립 프로세싱 블럭, 디바이스 레지스터, UTOPIA Tx/Rx 블럭, 로컬 버스 중재기, 물리적 디바이스로 구성되어, 처리되어야 할 ATM 접속의 수에 따라서 로컬 메모리용량을 조절함으로서 분해 및 재조립 기능을 확장할 수 있는 구조를 가지고 있다.

公开(公告)号：KR100248403B1

公开(公告)日：2000-03-15

申请号：KR1019970071602

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 국경묵 ,  노장래 ,  정해원 ,  김재근

IPC: H04L12/28

Abstract: 본 발명은 ATM 크로스컨넥터의 스위치 구성시에 소요되는 스위칭 소자 수의 반으로도 내부 교환 기능이 필요없도록 하는 단순 2 단 스위칭소자 연결구조를 갖는 ATM 크로스컨넥터에 관한 것으로, 이와같은 본 발명은 SNI로 통신망과 접속하는 망측 정합부와, UNI로 가입자측과 접속하는 가입자 정합부와 가입자 측끼리의 내부 교환 기능이 필요없는 크로스컨넥트 기능을 수행하는 스위치부와, 전체 시스템의 연결등을 제어하는 시스템 제어부와, 외부의 망관리 시스템과의 접속을 담당하는 망관리 인터페이스부와, 시스템 전체의 전원과 망 동기 클럭을 공급하는 전원 및 망동기부로 구성된다.

公开(公告)号：KR100236969B1

公开(公告)日：2000-01-15

申请号：KR1019970063389

申请日：1997-11-27

Applicant: 한국전자통신연구원

Inventor： 설영욱 ,  김협종 ,  김봉태 ,  김재근

IPC: H04L12/28

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 초고속 디지털 가입자 선로의 반송파 위상 복원 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 초고속 디지털 가입자 선로의 상향 링크의 수신부에서 수신된 신호로부터 반송파의 위상을 빠르고 정확하게 복원할 수 있게 하는 반송파 위상 복원 장치 를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 입력 신호에 대하여 심볼 단위의 위상 오차를 계산하는 위상 오차 계산 수단; 위상 오차 계산 수단의 출력신호 중 고주파 성분을 제거하는 저역통과 여파 수단; 저역 통과 여파 수단의 통과 신호를 입력으로 하고, 외부로부터 심볼 패턴 검사 정보를 입력받아 주소값을 결정하는 주소 번지 발생 수단; 및 주소 번지 발생 수단에서 발생된 주소를 입력받아 동상 및 직교상에 대하여 반송파의 위상값을 출력하는 위상 정보 제공 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 초고속 디지털 가입자 선로의 상향 링크에서의 변복조 장치에 이용됨.

公开(公告)号：KR100226451B1

公开(公告)日：1999-10-15

申请号：KR1019960068949

申请日：1996-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 양선희 ,  노장래 ,  김봉태 ,  김재근

IPC: H04L12/28

Abstract: 본 발명은 통합형 광 가입자망에서의 광동축 혼합 가입자 접속 모듈의 (HFC) 구조 및 HFC 망 종단장치의 구조에 관한 것이다. 통합형 광대역 엑세스노드 시스템은 매체에 따라 달라지는 이종 가입자 접속 방식을 하나의 장치에 통합 수용할 수 있도록 한 엑세스망 구성 방식으로서 피더(feeder)부는 광케이블을 사용하고, 인입 및 드롭 구간은 기존 매체와 신규 매체를 함께 수용할 수 있도록 한 구조이다. 특히, 본 발명에서 제안한 HFC 접속 모듈은 아날로그 CATV 방송서비스 전용망으로 사용되는 기존의 HFC 망을 이용하여 디지털 데이터, 케이블폰, 디지털 VOD 및 아날로그 CATV 방송 서비스를 제공할 수 있도록 구성한 구조이다. 통합형 광대역 엑세스 노드시스템의 HFC 가입자 접속 모듈은 서비스별 신호 처리 블록과 제어 및 운용 관리 블럭으로 구성되고, HFC 가입자의 망종단 장치는 RF(Radio Frequency)신호의 송수신 및 재배열을 처리하는 NIU(Network Interface Unit)와 서비스 제어와 디지털 신호의 변복조를 처리하는 SCU(Service Control Unit)로 구성된다.

公开(公告)号：KR1019990042547A

公开(公告)日：1999-06-15

申请号：KR1019970063389

申请日：1997-11-27

Applicant: 한국전자통신연구원

Inventor： 설영욱 ,  김협종 ,  김봉태 ,  김재근

IPC: H04L12/28

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 초고속 디지털 가입자 선로의 반송파 위상 복원 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 초고속 디지털 가입자 선로의 상향 링크의 수신부에서 수신된 신호로부터 반송파의 위상을 빠르고 정확하게 복원할 수 있게 하는 반송파 위상 복원 장치 를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 입력 신호에 대하여 심볼 단위의 위상 오차를 계산하는 위상 오차 계산 수단; 위상 오차 계산 수단의 출력신호 중 고주파 성분을 제거하는 저역통과 여파 수단; 저역 통과 여파 수단의 통과 신호를 입력으로 하고, 외부로부터 심볼 패턴 검사 정보를 입력받아 주소값을 결정하는 주소 번지 발생 수단; 및 주소 번지 발생 수단에서 발생된 주소를 입력받아 동상 및 직교상에 대하여 반송파의 위상값을 출력하는 위상 정보 제공 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 초고속 디지털 가입자 선로의 상향 링크에서의 변복조 장치에 이용됨.

公开(公告)号：KR1019990038950A

公开(公告)日：1999-06-05

申请号：KR1019970058842

申请日：1997-11-07

Applicant: 한국전자통신연구원

Inventor： 설영욱 ,  김협종 ,  김봉태 ,  김재근

IPC: H04L27/32 ,  H04L27/34

Abstract: 본 발명은 반송파 위상 복원기능의 디지털 구현에서 위상 정보 메모리 구성 및 어드레싱 방법에 관한 것으로서, 초고속 디지털 가입자 선로의 상향 링크에서 사용하는 4변수 위상 시프트 타건(QPSK) 방식의 수신부에서 반송파의 위상을 디지털 방식으로 수신부의 아날로그-디지털 신호 변환부의 샘블링 속도에 따라 메모리 뱅크를 구성하고, 각각의 메모리 뱅크 내에 일정수의 위상 값들을 저장하여 빠르게 위상차를 보상할 수 있도록 하며, 위상 오차를 평균하여 나온 결과 값을 이용하여 위상 값 메모리의 주소를 찾음으로써, 위상 오차를 검출하여 새로운 위상 값을 갱신할 때 마다 디지털화 된 정보를 이용하여 처리함으로서 효율적인 위상 정보를 관리할 수 있으며, 반송파 위상 복원 방식을 집적회로로 구성할 경우 알고리즘을 전부 디지털화 함으로 � �해 집적회로의 양산성을 향상시킬 수 있는 효과가 있다.

公开(公告)号：KR100153938B1

公开(公告)日：1998-11-16

申请号：KR1019950053162

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 전종암 ,  신현식 ,  박영호 ,  김재근

IPC: H04L12/56

CPC classification number: H04L1/0061 ,  H04L2012/5625 ,  H04L2012/5627 ,  H04L2012/563 ,  H04Q11/0478

Abstract: 본 발명은 비동기 전달 모드(ATM)계층 수신 운용 및 유지 보수(OAM) 셀 처리 장치에 관한 것으로서, 수신된 사용자 셀의 헤더로부터 채널 인식자(VPI/VCI), 셀의 페이로드에 대한 BIP-16값, 셀 헤더의 셀손실 우선 순위(CLP)값, 연결 인식자를 추출하여 출력하는 수신 사용자 셀 감시 수단(1); 입력된 셀 데이타의 CRC 검사를 수행하는 CRC 검사 수단(2); 상기 CRC 검사 수단(2)으로부터 수신된 OAM 셀의 OAM 타잎과 기능타잎 만를 참고하여 각종 OAM 셀을 분리하여 출력하는 OAM 셀 분리 수단(3); 메타신호 셀을 입력받아 별도의 처리없이 출력하는 메타신호 셀 처리 수단(6); 활성/비활성 셀을 입력받아 별도의 처리없이 출력하는 활성/비활성 셀 처리 수단(7); 자원관리 셀을 입력받아 별도의 처리없이 출력하는 자원관리 셀 처리 수단(8); 시스템 관리 셀을 입력받아 별도의 처리없이 출력하는 시스템 관리 셀 처리 수단(9); CPU와 정합기능을 수행하는 CPU 접속 수단(11); 상기 각 셀 처리부로 부터 셀 단위의 데이타를 저장하는 OAM 셀 메모리 수단(10); 경보셀을 입력받아 처리하는 경보 셀 처리 수단(20); 사용자 셀 또는 연속성 검사 셀이 수신되는 지를 파악하여 출력하는 연속성 검사 셀 처리 수단(30); 루프백 셀을 입력받아 발신처 인식자 및 루프백 위치 인식자를 검사하여 출력하는 루프백 셀 처리 수단(40); 및 순방향 감시셀과 역방향 보고 셀을 입력받아 성능 누적 정보를 저장하여 출력하는 성능관리 셀 처리 수단(5)을 구비하여 UNI/NNI에 적용되는 F4/F5 레벨의 ATM계층 OAM셀 중 실시간 처리가 요구되는 성능 관리 셀, 장애 관리 셀을 처리하는 기능 및 실시간 처리가 요구되지 않는 ATM 계층의 셀들인 활성/비활성 셀 및 자원관리 셀, 시스템 관리 셀, 메타신호 셀의 경우 CRC-10, CRC-32 검사를 수행한 후 유효 셀만을 OAM 셀 메모리를 통하여 CPU에 전달하는 기능을 제공할 수 있는 구조로서 효율적으로 ATM 계층의 OAM 셀을 처리할 수 있는 효과가 있다.