-
公开(公告)号：KR1020010064278A
公开(公告)日：2001-07-09
申请号：KR1019990062432
申请日：1999-12-27
Applicant: 한국전자통신연구원
IPC: H04L27/01
CPC classification number: H04L27/2647 , H04L25/03178
Abstract: PURPOSE: A time domain equalizer of a VDSL transmission system is provided which effectively reduces the amount of hardware and guarantees compatibility with asymmetric digital subscriber line transmission systems. CONSTITUTION: A time domain equalizer of a VDSL transmission system is constructed in a manner that time domain equalizers by signal bands are serially connected for signal bands obtained by dividing the entire signal band. A time domain equalizer(42) for a high frequency signal band and a time domain equalizer(41) for a low frequency signal band are serially connected. The time domain equalizer for a high frequency signal band and the time domain equalizer for a low frequency signal band obtain the signal bands using an algorithm for reducing a channel impulse response length. The time domain equalizer for a low frequency signal band connects a shift register between tabs to decrease data loss.
Abstract translation: 目的：提供VDSL传输系统的时域均衡器，有效减少硬件数量，保证与非对称数字用户线传输系统的兼容性。 构成：VDSL传输系统的时域均衡器以对通过划分整个信号频带获得的信号频带的信号频带的时域均衡器串行连接的方式构成。 串行连接用于高频信号频带的时域均衡器（42）和用于低频信号频带的时域均衡器（41）。 用于高频信号频带的时域均衡器和用于低频信号频带的时域均衡器使用用于减小信道脉冲响应长度的算法获得信号频带。 用于低频信号频带的时域均衡器将标签之间的移位寄存器连接以减少数据丢失。
-
公开(公告)号：KR100270335B1
公开(公告)日：2000-10-16
申请号：KR1019970072838
申请日：1997-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/08
Abstract: PURPOSE: A frame synchronization apparatus is provided to reduce the amount of a memory used by storing/circulating synchronization protection information such as detection state of a synchronization pattern of m(m is a natural number) bit, that is a synchronization pattern detection number state, etc. CONSTITUTION: A frame synchronization apparatus includes an 1 bit m-stage shift register(31) for shifting a signal series having a concentration synchronization pattern of m bits among N bits from the outside. A m-bit concentration synchronization pattern detection circuit(32) detects a m-bit concentration pattern using an output signal of 5 bit of the shift register(31). A memory(34) constitutes an N stage shift register having bits more than log2A of 1 word for storing the synchronization protection information of the frame every N bit period. A logic circuit(33) generates a frame synchronization protection information to be newly written into the memory(34) depending on the detection output from the frame synchronization protection information before one period read from the memory(34) and the m-bit concentration synchronization pattern detection circuit(32) to perform a write for the memory(34) and then outputs the detection result to the outside.
Abstract translation: 目的：提供一种帧同步装置，以通过存储/循环同步保护信息来减少所使用的存储器的数量，诸如m（m是自然数）位的同步模式的检测状态，即同步模式检测数状态 等等。构成：帧同步装置包括用于从外部移位N位中的具有m位浓度同步模式的信号序列的1位m级移位寄存器（31）。 m位浓度同步模式检测电路（32）使用移位寄存器（31）的5位的输出信号来检测m位浓度模式。 存储器（34）构成N位移位寄存器，其具有大于log2A为1字的位，用于每N位周期存储帧的同步保护信息。 逻辑电路（33）根据从存储器（34）读取的一个周期之前的帧同步保护信息的检测输出和m位浓度同步（33）生成要重新写入存储器（34）的帧同步保护信息 模式检测电路（32），对存储器（34）进行写入，然后将检测结果输出到外部。
-
公开(公告)号：KR1019990042011A
公开(公告)日：1999-06-15
申请号：KR1019970062710
申请日：1997-11-25
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 심볼을 복원하는 수신 시스템의 스타트-업 장치 및 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 수신부를 초기화시키는 과정을 3단계로 구분하므로써, 정수값 심볼을 효과적으로 구현하여 잡음 섞인 심볼을 보상하는 기능부의 수렴성을 보장할 수 있는 스타트-업 장치 및 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본발명은 전달된 잡음이 섞인 심볼의 수를 검출하여 제어신호를 출력하는 검출 수단; 상기 제어신호에 따라 의사 잡음 심볼를 출력하는 의사 잡음 심볼 발생수단; 외부로부터 전달된 상기 심볼들에 섞인 잡음을 보상하는 적응 등화수단; 및 상기 심볼값을 입력받아 정수값 심볼들을 출력하는 심볼 결정수단; 상기 정수값 심볼을 디코딩하여 소정 진수 데이터를 출력하는 디코딩 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 초고속 송수신 시스템에서 수신부를 초기화시키는 기술에 관한 것임.-
公开(公告)号：KR1019960043644A
公开(公告)日：1996-12-23
申请号：KR1019950012615
申请日：1995-05-19
IPC: H04L12/433
Abstract: 본 발명은 다중화기를 이용한 셀 발생 장치에 관한 것으로, 스위치를 비롯한 기타 장비의 기능 시험을 위하여 여러가지 구조를 갖는 셀 데이타를 안정적으로 발생하는 다중화기를 이용한 셀 발생 장치를 제공하기 위하여, 발생 정보 데이타와 제1제어 신호를 입력받아 셀 발생 모드에 따라 셀 발생 속도와 셀 발생 갯수를 출력하는 발생 제어 레지스터(31); 제1제어 신호를 입력받고 셀 발생 속도와 셀 발생 갯수를 입력받아 셀 발생 시간을 결정하여 외부로 제2제어 신호(B-CLK,/CEN,SYN)를 출력하고 셀 영역 발생부 제어 신호와 다중화부 제어 신호를 출력하는 다중화 제어 수단(32); 셀 영역 발생부 제어 신호를 입력받고 루팅 태그 데이타를 입력받아 셀 영역을 발생하는 셀 영역 발생 수단(33); 및 상기 셀 영역 발생 수단(33)의 출력을 다중화 제어 신호에 따라 다중호하여 셀 데이타를 외부로 출력하는 다중화 수단(34)을 구비하여 안정적이고 지속적인 셀 발생을 보장하고, 하나의 채널에 소요되는 셀 발생을 위한 게이트 수를 최소화하여 추후 더 많은 수의 채널 확장시 모듈화 개념으로 용이하게 확장할 수 있는 효과가 있다.
-
公开(公告)号：KR1020010056285A
公开(公告)日：2001-07-04
申请号：KR1019990057675
申请日：1999-12-14
Applicant: 한국전자통신연구원
IPC: H04L27/02
CPC classification number: H04L5/023 , H04L27/2634 , H04L27/264 , H04L27/265 , H04M11/062
Abstract: PURPOSE: A multi-tone transceiver system is provided to be able to use TEQ(Time-domain Equalizer) efficiently according to characteristic of each band by using VDSL transceiver system on DMT base. CONSTITUTION: The first buffer unit outputs with dividing into each sub-band after storing temporary transmission band of signal coded sequentially . A DMT modulation part outputs signals modulating each sub-band signal from the first buffer unit into multi-carrier. The second buffer unit stores temporary the real number of signal of each sub-band modulated into the multi-carrier. A composition bank of CMFB(520) trans-multiplexor transmits signals from the second buffer unit to frequency division multiplexor channel. A decomposition bank of CMFB(540) trans-multiplexor separates the frequency division multiplexor signal transmitted from the channel into each frequency and divides into the each sub-band signal. The third buffer unit divides the real numbers into the each sub-band after storing temporary the real number of signal divided into each sub-band and outputs the real numbers sequentially. The firth buffer unit outputs original signals of the whole transmission band after storing temporary modulated signal for each the sub-band.
Abstract translation: 目的：提供多音频收发器系统，通过在DMT基础上使用VDSL收发器系统，能够根据每个频段的特性有效地使用TEQ（时域均衡器）。 构成：第一个缓冲单元按顺序编码信号的临时传输频带之后，分成每个子带输出。 DMT调制部分将从第一缓冲器单元的每个子带信号调制成多载波的信号。 第二缓冲器单元暂时存储调制到多载波中的每个子带的实数的实数。 CMFB（520）多路复用器的组合库将信号从第二缓冲器发送到频分复用器信道。 CMFB（540）多路复用器的分解库将从信道发送的频分多路复用器信号分离成每个频率，并将其分成每个子带信号。 第三缓冲器单元在临时存储分成每个子带的实数的实数之后将实数除以每个子带，并依次输出实数。 在存储每个子带的临时调制信号之后，firth缓冲器单元输出整个传输频带的原始信号。
-
Patent Agency Ranking
公开(公告)号：KR100246623B1
公开(公告)日：2000-03-15
申请号：KR1019970062710
申请日：1997-11-25
Applicant: 한국전자통신연구원
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 심볼을 복원하는 수신 시스템의 스타트-업 장치 및 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 수신부를 초기화시키는 과정을 3단계로 구분하므로써, 정수값 심볼을 효과적으로 구현하여 잡음 섞인 심볼을 보상하는 기능부의 수렴성을 보장할 수 있는 스타트-업 장치 및 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본발명은 전달된 잡음이 섞인 심볼의 수를 검출하여 제어신호를 출력하는 검출 수단; 상기 제어신호에 따라 의사 잡음 심볼를 출력하는 의사 잡음 심볼 발생수단; 외부로부터 전달된 상기 심볼들에 섞인 잡음을 보상하는 적응 등화수단; 및 상기 심볼값을 입력받아 정수값 심볼들을 출력하는 심볼 결정수단; 상기 정수값 심볼을 디코딩하여 소정 진수 데이터를 출력하는 디코딩 수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 초고속 송수신 시스템에서 수신부를 초기화시키는 기술에 관한 것임.-
公开(公告)号：KR1019990053230A
公开(公告)日：1999-07-15
申请号：KR1019970072831
申请日：1997-12-23
Applicant: 한국전자통신연구원
IPC: H04J3/00
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 시분할 다중 액세스 방식의 공평성 확보를 위한 흐름 제어 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 실시간 트래픽 및 서비스 품질을 보장하는 우선순위에 바탕을 둔 시분할 다중 액세스 방식의 공평성 확보를 위한 흐름 제어 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 발신측 단말시스템은 허브로 높은 우선순위 요구 및 정상 우선순위 요구를 전송하는 제 1 단계; 상기 허브는 높은 우선순위 요구 및 정상 우선순위 요구에 응답하여 상기 발신측 단말시스템으로 허용 할당량 신호를 전송하는 제 2 단계; 상기 허브가 다수의 착신측 단말시스템으로 데이터 유입 신호를 전송하는 제 3 단계; 및 상기 발신측 단말시스템은 상기 허브로 버스트 모드를 이용하여 프레임을 전송하고, 프레임 전송이 완료되면 상기 발신측 단말시스템은 상기 허브로 클리어 신호를 전송하는 제 4 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 시분할 다중 액세스 방식의 흐름 제어 방법에 이용됨.-
公开(公告)号：KR100175577B1
公开(公告)日：1999-04-01
申请号：KR1019960043441
申请日：1996-10-01
IPC: H04L12/56
Abstract: 본 발명은 ATM 전송로에서 제공될 VOD(Video On Demand), 멀티미디어 등의 서비스와 관련하여 전송로 상으로 디지털 이미지 데이타를 실시간으로 처리하여 송수신하기 위해 압축하는 방법에 관한 것이다. 이미지 데이타는 그 크기가 일반적으로 크기 때문에 반드시 압축하여 전송하여야 하고, 특히 압축하는 과정에서 이미지 정보를 실시간으로 처리할 수 있도록 효율적인 부호와화 복호화 방법이 필수적이다. 상기의 기능을 만족시키기 위해 본 발명에서는 이미지 정보를 크기가 서로 다른 작은 블럭으로 나누어 가장자리(edge part)와 중간 부분(normal part)을 분리하여 적응처리(Adaptive Processing)하고 가장자리를 몇 개의 패턴중의 하나에 대응시키는 방법을 취한 것이다.
-
9.发明授权
公开(公告)号：KR100169902B1
公开(公告)日：1999-02-01
申请号：KR1019960032187
申请日：1996-08-01
IPC: H04L12/26 , H04L12/933
Abstract: 본 발명은 EWUMCS(ETRI Washington University Multi-Channel Switch)의 칩 시험(chip test)을 위한 회로에 관한 것으로서, 별도의 보조 기억장치 없이 출력된 데이터 비트와 제9비트를 실시간으로 수신하여 칩기능의 정상여부를 판단할 수 있게 하는 데에 그 목적이 있다.
본 발명은 초기화 신호 발생수단은 EWUMCS에 초기화 신호를 공급하고, SOC 발생수단은 EWUMCS에 일정 클럭주기로 FABSOC 신호를 공급하며, 신호 공급수단은 SOC 발생수단으로부터 제어신호를 입력받아 EWUMCS에 데이터 16비트와 제9의 16비트를 공급하며 EWUMCS로부터 데이터 비트와 제9비트를 입력받고, 데이터 비트 검색수단과 제9비트 검색수단은 EWUMCS로부터 각각 데이터 16비트 출력정보와 제9의 16비트 출력정보를 입력받아 비교하여 정상적인 동작여부를 판단한다.-
公开(公告)号：KR1019980039480A
公开(公告)日：1998-08-17
申请号：KR1019960058504
申请日：1996-11-27
Inventor： 이정진
IPC: H04L12/56
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
비트분할방식의 비동기전달모드 스위칭장치.
2. 발명이 해결하려고 하는 기술적 과제
라우팅 테이블에 라우팅 정보를 CPU에서 쓸 때와 이를 스위치 내부에서 읽어갈 때 생길 수 있는 충돌을 효과적으로 방지하면서도 하드웨어 부피를 줄이고자 함.
3. 발명의 해결방법의 요지
입력된 셀을 복제하는 수단과, 라우팅 정보를 저장하는 다수개의 저장수단과, 상기 저장된 라우팅 정보를 읽어 출력하는 다수개의 라우팅정보 변환수단, 및 상기 라우팅 정보에 따라 상기 복제 셀을 목적지로 라우팅하는 수단을 구비한 비동기전달모드 스위칭장치에 있어서, CPU로부터 입력된 데이타, 및 주소를 일시 저장하여 셀 시작신호의 소정의 제1 클럭 이후에 해당되는 상기 저장수단에 상기 중앙처리수단으로부터 입력된 데이타를 저장하는 스위치 운용 제어수단을 더 포함하며, 상기 라우팅정보 변환수단은 상기 셀 시작 신호의 소정의 제2 클럭 이후에 상기 저장수단에 저장된 데이타를 읽어 가도록 구성됨.
4. 발명의 중요한 용도
비동기 전달모드 스위칭시스템에 이용됨.
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.023 seconds)
