公开(公告)号：FR3013503B1

公开(公告)日：2015-12-18

申请号：FR1361394

申请日：2013-11-20

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS

IPC: H01L21/302 ,  H01L21/335

公开(公告)号：FR3013503A1

公开(公告)日：2015-05-22

申请号：FR1361394

申请日：2013-11-20

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS

IPC: H01L21/302 ,  H01L21/335

Abstract: Le procédé comprenant les étapes consistant à : a) Fournir un substrat silicié (100) comportant une première portion (1) recouverte par le masque (8) et une seconde portion (2) dopée, le masque (8) comportant en surface une couche de surface (9) comprenant des espèces ioniques implantées et une couche sous-jacente (11) libre d'espèces ioniques implantées, b) Exposer la couche de surface (9) et la seconde portion (2) à un plasma de SiCl4 et de Cl2 de sorte à déposer une couche d'oxyde de silicium SiOx sur la seconde portion (2) et graver la couche de surface (9), c) Graver la couche sous-jacente (11) de sorte à exposer la première portion (1), et d) Graver la couche d'oxyde de silicium déposée de sorte à exposer la seconde portion (2).

公开(公告)号：FR2973565B1

公开(公告)日：2014-04-04

申请号：FR1101004

申请日：2011-04-04

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： VINET MAUD ,  GRENOUILLET LAURENT ,  LE TIEC YANNICK ,  POSSEME NICOLAS

IPC: H01L21/8232 ,  H01L29/78

公开(公告)号：FR2970813A1

公开(公告)日：2012-07-27

申请号：FR1100202

申请日：2011-01-24

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： GRENOUILLET LAURENT ,  LE TIEC YANNICK ,  POSSEME NICOLAS ,  VINET MAUD

IPC: H01L21/8232 ,  H01L21/762 ,  H01L29/78

Abstract: Le dispositif à effet de champ comporte une électrode de grille sacrificielle ayant des parois latérales recouvertes par des espaceurs latéraux (8) formée sur un film en matériau semi-conducteur (2). Les électrodes de source/drain (6) sont formées dans le film en matériau semi-conducteur (2) et sont disposées de part et d'autre de l'électrode de grille (12). Un élément barrière de diffusion est implanté au travers de l'espace vide laissé par la grille sacrificielle de manière à former une zone de diffusion modifiée (11) sous les espaceurs latéraux (8). La zone de diffusion modifiée (11) est une zone où la mobilité des impuretés dopantes est réduite comparée aux électrodes de source/drain (6).

公开(公告)号：FR2970812A1

公开(公告)日：2012-07-27

申请号：FR1100201

申请日：2011-01-24

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： VINET MAUD ,  GRENOUILLET LAURENT ,  LE TIEC YANNICK ,  POSSEME NICOLAS

IPC: H01L21/8232 ,  H01L21/762 ,  H01L29/78

Abstract: Le dispositif à effet de champ est formé sur un substrat de type semi-conducteur sur isolant muni d'un substrat de support (4) séparé d'un film semi-conducteur (6) par une couche électriquement isolante (5). Les électrodes de source (2) et de drain (3) sont formées dans le film semi-conducteur (6) de chaque côté de l'électrode de grille (1). La couche électriquement isolante (5) comporte une première zone (5a) ayant une première valeur de capacité électrique entre le film semi-conducteur (6) et le substrat de support (4) face à l'électrode de grille (1). La couche électriquement isolante (5) comporte des deuxième et troisième zones (5b, 5c) ayant une valeur de capacité électrique supérieure à la première valeur entre le film semi-conducteur (6) et le substrat de support (4) face aux électrodes de source et de drain (2, 3).

公开(公告)号：FR3122523A1

公开(公告)日：2022-11-04

申请号：FR2104582

申请日：2021-04-30

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： TEYSSEDRE HUBERT ,  POSSEME NICOLAS ,  MEHREZ ZOUHIR ,  MAY MICHAEL

IPC: H01L21/3065 ,  A61L2/00 ,  B08B17/06

Abstract: L’invention concerne un procédé de réalisation d’une surface structurée hybride, comportant : - le dépôt, sur un substrat (4), d’une couche (2) de résine minérale comportant une proportion de Si et/ou SiO2 comprise entre 1% et 30% en masse molaire ; - la formation d’une structure comportant une pluralité de motifs (6) dans cette couche, ayant au moins une dimension (h, l), mesurée parallèlement ou perpendiculairement au substrat, comprise entre 50 nm et 500 µm ;- la formation d'une rugosité (Ra) sur au moins une partie de la surface des motifs. Figure pour l’abrégé : Figure 2

公开(公告)号：FR3111736B1

公开(公告)日：2022-08-19

申请号：FR2006444

申请日：2020-06-19

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  UNIV GRENOBLE ALPES ,  CENTRE NAT RECH SCIENT

Inventor： BONVALOT MARCELINE ,  VALLEE CHRISTOPHE ,  YEGHOYAN TAGUHI ,  POSSEME NICOLAS

IPC: H01L21/033

Abstract: Titre : Procédé réalisation d’une couche sur certaines surfaces seulement d’une structure L’invention porte sur un procédé comprenant: une séquence de formation d’une couche initiale (200) par PEALD, la séquence comportant des cycles (1) comprenant chacun au moins: une injection (10) d’un premier précurseur,une injection (30) d’un deuxième précurseur et la formation d’un plasma. Les cycles sont effectués à une température Tcycle ≤ (Tmin – 20°C), Tmin étant la température minimale d’une fenêtre nominale (FT) de températures pour un dépôt PEALD. Le procédé comprend au moins une étape d’exposition de la couche initiale (200) à un plasma de densification (32, 32B, 60), tel que l’exposition au flux (33) d’ions du plasma de densification (32, 32B, 60) rend le matériau reposant sur les premières surfaces (110) plus résistant à la gravure que le matériau reposant sur les deuxièmes surfaces (120). Figure pour l’abrégé : Fig.5

公开(公告)号：FR3113770A1

公开(公告)日：2022-03-04

申请号：FR2008840

申请日：2020-08-31

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： NEMOUCHI FABRICE ,  FITZ CLEMENS ,  POSSEME NICOLAS

IPC: H01L21/331 ,  H01L21/324 ,  H01L27/00

Abstract: Procédé de fabrication de composants microélectroniques. L’invention concerne un procédé de réalisation d’une pluralité de transistors sur un substrat comprenant au moins deux zones actives (20) adjacentes séparées par au moins une zone d’isolation électrique (30), chaque transistor de la pluralité de transistors comprenant une grille (10) présentant une portion siliciurée (12), et des premiers et deuxièmes espaceurs (11a, 11b) de part et d’autre de la grille (10), les premiers espaceurs (11a) étant situés sur des flancs de la grille (10a) et les deuxièmes espaceurs (11b) étant situés sur des flancs des premiers espaceurs (11a), le procédé comprenant les étapes suivantes : une formation des grilles des transistors, une formation des premiers espaceurs (11a), une formation des deuxièmes espaceurs (11b), une siliciuration des grilles configurée pour former les portions siliciurées (12) des grilles, un retrait des deuxièmes espaceurs (11b), le procédé étant caractérisé en ce que le retrait (SPT) des deuxièmes espaceurs se fait pendant la siliciuration des grilles et avant que les portions siliciurées (12) soient totalement formées. Figure pour l’abrégé : Fig. 10B

公开(公告)号：FR3113769A1

公开(公告)日：2022-03-04

申请号：FR2008958

申请日：2020-09-03

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  RUEL SIMON

IPC: H01L21/3065 ,  H01L21/02 ,  H01L21/306

Abstract: Procédé de gravure d’au moins une portion d’une couche de matériau III-N, comportant la mise en œuvre des étapes suivantes : a) première gravure (102) d’une première partie de l’épaisseur de la portion de la couche de matériau III-N, mise en œuvre en utilisant un premier plasma comportant du chlore ; b)exposition (104) d’au moins une partie d’une épaisseur restante de la portion de la couche de matériau III-N à un deuxième plasma comportant de l’hélium ou de l’hydrogène ; c) chloration (106) de la partie de l’épaisseur restante de la portion de la couche de matériau III-N, transformant la partie de l’épaisseur restante de la portion de la couche de matériau III-N en une couche de matériau chloré ; d) deuxième gravure (108) de la couche de matériau chloré, mise en œuvre en utilisant un troisième plasma comportant de l’argon. Figure pour l’abrégé : figure 1.

公开(公告)号：FR3112895A1

公开(公告)日：2022-01-28

申请号：FR2007720

申请日：2020-07-22

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： POSSEME NICOLAS ,  LANDIS STEFAN ,  TEYSSEDRE HUBERT

IPC: H01L21/70 ,  H01L21/311 ,  H01L21/762 ,  H01L21/768 ,  H01L23/52

Abstract: Titre : Procédé de réalisation d’une zone d’individualisation d’un circuit intégré L’invention porte sur un procédé de réalisation d’une zone d’individualisation d’une puce microélectronique comprenant un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), et un niveau (30A) d’interconnexions comportant des vias (30), le procédé comprenant les étapes suivantes : fournir au moins une couche diélectrique (200, 201, 202) présentant une épaisseur hd, former sur l’au moins une couche diélectrique (200, 201, 202) une couche (300) de masque métallique présentant une épaisseur hm et une contrainte résiduelle σr, graver la couche (300) de sorte à former des motifs de lignes (310) de largeur l, graver l’au moins une couche diélectrique (200, 201, 202) entre les motifs de lignes (310), de façon à former des tranchées (210) séparées par des murs (211), remplir les tranchées (210) avec un matériau électriquement conducteur de sorte à former les pistes électriques (10, 10KO) du premier niveau (10A), former les vias (30, 30OK, 30KO1, 30KO2) du niveau d’interconnexions (30A), former le deuxième niveau (20A) de pistes électriques (20, 20OK), le procédé étant caractérisé en ce que les épaisseurs hd et hm, la contrainte résiduelle σr, et la largeur l sont choisies de sorte à ce que les motifs de lignes (310) et les murs (211) sous-jacents présentent après gravure de l’au moins une couche diélectrique (200, 201, 202) des oscillations aléatoires. Figure pour l’abrégé : Fig.9