中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

371 records (took 0.044 seconds)

    ロックステップ構成の動的変更
    92.
    发明专利
    ロックステップ構成の動的変更 审中-公开

    公开(公告)号：JP2018509694A

    公开(公告)日：2018-04-05

    申请号：JP2017539439

    申请日：2016-02-06

    Applicant: インテル・コーポレーション

    Inventor： ダス、デバリーナ ,  フアン、ジョージ エイチ ,  リング、ジング ,  ダフタリ、レザ イー ,  ガネサン、メーラ

    IPC: G06F11/16

    CPC classification number: G06F11/1662 ,  G06F3/0619 ,  G06F3/0644 ,  G06F3/0647 ,  G06F3/0683 ,  G06F11/00 ,  G06F11/2094 ,  G06F2201/825

    Abstract: メモリサブシステムエラー管理は、ロックステップパートナーシップを動的に変更することを可能にする。メモリサブシステムは、第1のメモリ部分と第2のメモリ部分との間にロックステップパートナーシップを有し、メモリリソース対にわたってエラー訂正を広げる。ロックステップパートナーシップは、事前設定され得る。ロックステップパートナーシップのハードエラーの検出に応答して、メモリサブシステムは、第1のメモリ部分と第2のメモリ部分との間のロックステップパートナーシップをキャンセルまたは逆転し、新しいロックステップパートナーシップを作り出す、または設定することができる。検出されたエラーは、ロックステップパートナーシップの第2のハードエラーであり得る。メモリサブシステムは、ロックステップパートナーとしての第1のメモリ部分および第3のメモリ部分間と、ロックステップパートナーとしての第2のメモリ部分および第4のメモリ部分間とに新しいロックステップパートナーシップを作り出すことができる。メモリサブシステムはまた、パートナーシップを変更する場合に、ロックステップパートナーシップの粒度を変更するように構成され得る。

    Device, method, and program
    94.
    发明专利
    Device, method, and program 有权
    设备，方法和程序

    公开(公告)号：JP2013134695A

    公开(公告)日：2013-07-08

    申请号：JP2011286078

    申请日：2011-12-27

    Applicant: Kyocera Corp ,  京セラ株式会社

    Inventor： TAMEGAI ATSUSHI

    IPC: G06F3/0481 ,  G06F3/041 ,  G06F3/0488 ,  H04M1/00 ,  H04M1/66

    CPC classification number: G06F3/04883 ,  G06F3/0412 ,  G06F3/04817 ,  G06F2201/825 ,  H04M1/673

    Abstract: PROBLEM TO BE SOLVED: To widen usage in a state where a lock screen is displayed.SOLUTION: In one embodiment, a device (e.g., smartphone) 1 comprises: a touch screen display that displays a lock screen provided with a display region in which any of a plurality of icons is displayed; and a controller that displays any of the icons in the display region in response to a first gesture detected by the touch screen display in a state where the lock screen is displayed. For example, the device (e.g., smartphone) 1 switches an icon displayed in the display region depending on the movement distance of a swipe when a user's finger is swiped clockwise on a path.

    Abstract translation: 要解决的问题：在显示锁定屏幕的状态下扩大使用情况。解决方案：在一个实施例中，设备（例如，智能电话）1包括：触摸屏显示器，其显示设置有显示区域的锁屏， 显示多个图标中的任一个; 以及控制器，其响应于在显示锁定屏幕的状态下由触摸屏显示检测到的第一手势，在显示区域中显示任何图标。 例如，当用户的手指在路径上顺时针滑动时，设备（例如，智能电话）1根据滑动的移动距离来切换在显示区域中显示的图标。

    DYNAMICALLY CHANGING LOCKSTEP CONFIGURATION
    97.
    发明公开
    DYNAMICALLY CHANGING LOCKSTEP CONFIGURATION 审中-公开
    动态改变锁定配置

    公开(公告)号：EP3254198A1

    公开(公告)日：2017-12-13

    申请号：EP16747397.4

    申请日：2016-02-06

    Applicant: Intel Corporation

    Inventor： DAS, Debaleena ,  HUANG, George H ,  LING, Jing ,  DAFTARI, Reza E ,  GANESAN, Meera

    IPC: G06F11/16

    CPC classification number: G06F11/1662 ,  G06F3/0619 ,  G06F3/0644 ,  G06F3/0647 ,  G06F3/0683 ,  G06F11/00 ,  G06F11/2094 ,  G06F2201/825

    Abstract: Memory subsystem error management enables dynamically changing lockstep partnerships. A memory subsystem has a lockstep partnership relationship between a first memory portion and a second memory portion to spread error correction over the pair of memory resources. The lockstep partnership can be preconfigured. In response to detecting a hard error in the lockstep partnership, the memory subsystem can cancel or reverse the lockstep partnership between the first memory portion and the second memory portion and create or set a new lockstep partnership. The detected error can be a second hard error in the lockstep partnership. The memory subsystem can create new lockstep partnerships between the first memory portion and a third memory portion as lockstep partners and between the second memory portion and a fourth memory portion as lockstep partners. The memory subsystem can also be configured to change the granularity of the lockstep partnership when changing partnerships.

    SYNCHRONIZATION IN A COMPUTING DEVICE
    98.
    发明公开
    SYNCHRONIZATION IN A COMPUTING DEVICE 审中-公开
    计算设备中的同步

    公开(公告)号：EP3230878A1

    公开(公告)日：2017-10-18

    申请号：EP15867831.8

    申请日：2015-11-13

    Applicant: Intel Corporation

    Inventor： WU, Keqiang ,  LU, Jiwei ,  LEE, Yong-Fong

    IPC: G06F13/16 ,  G06F13/14

    CPC classification number: G06F9/30065 ,  G06F8/52 ,  G06F8/70 ,  G06F9/30087 ,  G06F11/3024 ,  G06F11/3409 ,  G06F11/3466 ,  G06F2201/81 ,  G06F2201/825 ,  G06F2201/865 ,  G06F2201/88

    Abstract: One embodiment provides an apparatus. The apparatus includes a processor, a chipset, a memory to store a process, and logic. The processor includes one or more core(s) and is to execute the process. The logic is to acquire performance monitoring data in response to a platform processor utilization parameter (PUP) greater than a detection utilization threshold (UT), identify a spin loop based, at least in part, on at least one of a detected hot function and/or a detected hot loop, modify the identified spin loop using binary translation to create a modified process portion, and implement redirection from the identified spin loop to the modified process portion.

    Abstract translation: 一个实施例提供一种装置。 该设备包括处理器，芯片组，存储过程的存储器以及逻辑。 处理器包括一个或多个核心并且将执行该过程。 该逻辑是响应于大于检测利用率阈值（UT）的平台处理器利用率参数（PUP）来获取性能监测数据，至少部分地基于检测到的热函数和 /或检测到的热循环，使用二进制翻译修改所识别的旋转循环以创建经修改的过程部分，并且实现从所识别的自旋循环到经修改的过程部分的重定向。

    CHECKPOINTING USING FPGA
    100.
    发明公开
    CHECKPOINTING USING FPGA 审中-公开
    使用FPGA进行检查点

    公开(公告)号：EP2859437A1

    公开(公告)日：2015-04-15

    申请号：EP12878350.3

    申请日：2012-06-08

    Applicant: Hewlett-Packard Development Company, L.P.

    Inventor： LIM, Kevin, T. ,  AUYOUNG, Alvin

    IPC: G06F9/06 ,  G06F13/00

    CPC classification number: G06F11/3037 ,  G06F11/1407 ,  G06F11/1438 ,  G06F11/1446 ,  G06F2201/825

    Abstract: Methods, systems, and computer-readable and executable instructions are provided for checkpointing using a field programmable gate array (FPGA). Checkpointing using FPGA can include checkpointing data within a region of server's contents to memory and monitoring the checkpointed data using the FPGA.

    Abstract translation: 提供了使用现场可编程门阵列（FPGA）进行检查点设置的方法，系统和计算机可读和可执行指令。 使用FPGA进行点校验可以包括将服务器内容区域内的数据检查点化为内存，并使用FPGA监视检查点数据。

Patent Agency Ranking