Aufgabenmanagement mit dynamischer Laufzeit

    公开(公告)号:DE112017006367T5

    公开(公告)日:2019-09-05

    申请号:DE112017006367

    申请日:2017-11-17

    Applicant: INTEL CORP

    Abstract: Ein Planungssystem mit dynamischer Laufzeit enthält einen Aufgabenmanagerschaltkreis, der imstande ist, eine Entsprechung in mindestens einem Abschnitt der Ausgangsargumente von einer oder mehreren ersten Aufgaben mit mindestens einem Abschnitt der Eingangsargumente zu einer oder mehreren zweiten Aufgaben zu detektieren. Beim Detektieren, dass die Ausgangsargumente von der ersten Aufgabe einen Supersatz der Eingangsargumente der zweiten Aufgabe darstellen, unterteilt der Aufgabenmanagerschaltkreis die erste Aufgabe in eine Vielzahl neuer Teilaufgaben. Mindestens eine der neuen Teilaufgaben enthält Ausgangsargumente mit einer 1:1 Entsprechung mit den zweiten Aufgabeeingangsargumenten. Beim Detektieren, dass die Ausgangsargumente von einer ersten Aufgabe einen Teilsatz der Eingangsargumente der zweiten Aufgabe darstellen, kann der Aufgabenmanagerschaltkreis autonom die zweite Aufgabe in eine Vielzahl neuer Teilaufgaben unterteilen. Mindestens eine der neuen Teilaufgaben kann Eingangsargumente mit einer 1:1 Entsprechung mit Ausgangsargumenten der ersten Aufgabe enthalten.

    4.
    发明专利
    未知

    公开(公告)号:ES2993162T3

    公开(公告)日:2024-12-23

    申请号:ES18163725

    申请日:2018-03-23

    Applicant: INTEL CORP

    Abstract: Se describe un mecanismo para facilitar el intercambio de datos y la expansión de compresión de modelos en máquinas autónomas. Un método de realizaciones, como se describe en el presente documento, incluye detectar un primer procesador que procesa información relacionada con una red neuronal en un primer dispositivo informático, donde el primer procesador comprende un primer procesador de gráficos y el primer dispositivo informático comprende una primera máquina autónoma. El método incluye además facilitar que el primer procesador almacene una o más partes de la información en una biblioteca en una base de datos, donde una o más partes son accesibles para un segundo procesador de un dispositivo informático. (Traducción automática con Google Translate, sin valor legal)

    TECHNIQUES FOR DETECTING RACE CONDITIONS
    6.
    发明公开
    TECHNIQUES FOR DETECTING RACE CONDITIONS 审中-公开
    VERFAHREN ZUR ERKENNUNG VON RACE-BEDINGUNGEN

    公开(公告)号:EP3080702A4

    公开(公告)日:2017-07-26

    申请号:EP13899151

    申请日:2013-12-12

    Applicant: INTEL CORP

    Abstract: Various embodiments are generally directed to detecting race conditions arising from uncoordinated data accesses by different portions of an application routine by detecting occurrences of a selected cache event associated with such accesses. An apparatus includes a processor component; a trigger component for execution by the processor component to configure a monitoring unit of the processor component to detect a cache event associated with a race condition between accesses to a piece of data and to capture an indication of a state of the processor component to generate monitoring data in response to an occurrence of the cache event; and a counter component for execution by the processor component to configure a counter of the monitoring unit to enable capture of the indication of the state of the processor component at a frequency less than every occurrence of the cache event. Other embodiments are described and claimed.

    Abstract translation: 各种实施例通常涉及通过检测与这种访问相关联的所选高速缓存事件的发生来检测由应用程序的不同部分的不协调数据访问引起的竞争状况。 一种设备包括处理器组件; 触发组件,所述触发组件由所述处理器组件执行以配置所述处理器组件的监视单元以检测与对一条数据的访问之间的竞争条件相关联的缓存事件并捕获所述处理器组件的状态的指示以生成监视 响应于高速缓存事件的发生的数据; 以及计数器组件,所述计数器组件由所述处理器组件执行以配置所述监视单元的计数器,以使得能够以低于所述缓存事件的每次发生的频率捕获所述处理器组件的所述状态的所述指示。 描述并要求保护其他实施例。

Patent Agency Ranking