公开(公告)号：KR100454813B1

公开(公告)日：2004-11-03

申请号：KR1020020054130

申请日：2002-09-09

Applicant: 한국전자통신연구원

Inventor： 홍강운 ,  이형섭 ,  이형호

IPC: H04L12/28

CPC classification number: H04L45/00

Abstract: The present invention provides a dynamic routing method for a multistage bus network in a distributed shared memory environment. For performing a forward or backward U-turn routing (FUR or BUR), the forward or backward-turning allowable stage, respectively for FUR or BUR, is compared with a current stage check whether a U-turn is possible in the current stage. If not affirmative, traffic levels of switches in its next or previous stage connected to a switch in the current stage are compared to each other, respectively for FUR or BUR. A switch having the lowest traffic level is selected as a route switch of the next or previous stage, and the next or previous stage is changed to a current stage, respectively for FUR or BUR. The procedure is repeated from the checking step. If affirmative, a U-turn at the current stage is performed, and a backward or forward routing is performed, respectively for FUR or BUR.

Abstract translation: 本发明提供了一种用于分布式共享存储器环境中的多级总线网络的动态路由方法。 为了执行前向或后向U形转弯路线选择（FUR或BUR），分别将FUR或BUR的前进或后退转弯允许阶段与当前阶段进行比较，以检查当前阶段是否可能掉头。 如果不是肯定的，则将与当前阶段中的交换机连接的下一级或前级中的交换机的流量水平分别彼此比较，以用于FUR或BUR。 具有最低业务级别的交换机被选择作为下一级或前级的路由交换机，并且下一级或前级分别改变为当前级，用于FUR或BUR。 该过程从检查步骤重复。 如果是肯定的，则执行当前阶段的U形转弯，并分别执行FUR或BUR的后退或前进路线。

公开(公告)号：KR1020040045963A

公开(公告)日：2004-06-05

申请号：KR1020020073732

申请日：2002-11-26

Applicant: 한국전자통신연구원

Inventor： 남홍순 ,  이형섭 ,  이형호

IPC: H04L12/42

CPC classification number: H04L47/10 ,  H04L12/42 ,  H04L47/15 ,  H04L47/283 ,  H04L47/70 ,  H04L47/724 ,  H04L47/805 ,  H04L47/822 ,  H04L47/825 ,  H04L47/826 ,  H04L47/829

Abstract: PURPOSE: A resource allocation method in consideration of load distribution and fairness providing in a dual ring is provided to increase a resource usage rate by distributing a path in consideration of currently an available bandwidth and priority of requested traffic. CONSTITUTION: A bandwidth request message is received(601). A node determines whether to admit the request by checking available bandwidths of two rings, and if the request is admittable, the node calculates a WC(Weight Cost), or otherwise, the node sets the WC to infinite(602). If both WCs of external and internal rings exceed a certain value, the node determines that there is no available band and rejects allocation of bandwidth(603). If both WCs of the external and internal rings are not infinite, the node compares which side is smaller(604). the node distributes a path to the side having a smaller WC(605). The node increases a serial number(606) and broadcasts the distribution result to other nodes(607).

Abstract translation: 目的：提供考虑到双环中的负载分配和公平性提供的资源分配方法，以通过考虑当前所请求业务的可用带宽和优先级来分发路径来增加资源使用率。 构成：接收带宽请求消息（601）。 节点通过检查两个振铃的可用带宽来确定是否允许该请求，并且如果该请求是可延迟的，则该节点计算WC（Weight Cost），否则该节点将WC设置为无限大（602）。 如果外部和内部环的两个WC都超过一定值，则节点确定没有可用的频带并拒绝带宽分配（603）。 如果外部和内部环的两个WC都不是无限的，则节点比较哪一侧较小（604）。 节点向具有较小WC（605）的一侧分配路径。 节点增加序列号（606），并将分发结果广播到其他节点（607）。

公开(公告)号：KR100429907B1

公开(公告)日：2004-05-03

申请号：KR1020020025629

申请日：2002-05-09

Applicant: 한국전자통신연구원

Inventor： 이형섭 ,  주운기 ,  이형호

IPC: H04L12/28

Abstract: PURPOSE: A router and routing method for unicast/multicast packet services is provided not only to offer an efficient multicast packet connection service but also to minimize the whole packet connection service processing time on account of the reduction of a unicast connection service throughput by developing a router structure using one cross-bar switch for a unicast packet connection service and a plurality of buses for a multicast packet connection service. CONSTITUTION: In an idle state, a high-speed router confirms whether a new packet has been received or a standby packet has been outputted(510,520). If a new packet has been received to the VOQ(Virtual Output Queue) j of an input port(i), the high-speed router updates a packet state information message into NumPacket£i|£j|=NumPacket £i|£j|+1(521). If a packet has been outputted from a VOQ, the high-speed router updates the packet state information message into NumPacket£i|£j|=NumPacket£i| £j|-1(521). However, in case that it is judged that scheduling time came, not the arrival of a new packet or the output of a packet, the high-speed router executes packet connection scheduling by using the packet state information message(530).

Abstract translation: 目的：单播/多播分组服务的路由器和路由方法不仅提供有效的多播分组连接服务，而且由于通过开发一种单播/多播分组服务来降低单播连接服务吞吐量，从而使整个分组连接服务处理时间最小化 路由器结构使用一个用于单播分组连接服务的交叉开关和用于多播分组连接服务的多个总线。 构成：在空闲状态下，高速路由器确认是否收到新的分组或已经输出了备用分组（510,520）。 如果一个新的分组已经被接收到输入端口（i）的VOQ（虚拟输出队列）j，则高速路由器将分组状态信息消息更新为NumPacket＆nbsp;＆lt; i |＆gt; j | = NumPacket＆ ＆磅;Ĵ| +1（521）。 如果一个数据包已经从VOQ输出，则高速路由器将数据包状态信息消息更新为NumPacket＆nbsp; | | | | | NumPacket＆pound; i | ＆磅;Ĵ| -1（521）。 然而，如果判断出调度时间到来，则不是新分组的到来或分组的输出，高速路由器通过使用分组状态信息消息来执行分组连接调度（530）。

公开(公告)号：KR1020030055467A

公开(公告)日：2003-07-04

申请号：KR1020010085017

申请日：2001-12-26

Applicant: 한국전자통신연구원

Inventor： 김봉완 ,  윤빈영 ,  이형섭 ,  이형호

IPC: G06F12/00

CPC classification number: G06F12/023

Abstract: PURPOSE: A method for allocating a memory using multi-step division is provided to allocate sub blocks separated to each block as one storing region by assigning each sub block on the same position in the block to a same pointer value. CONSTITUTION: The memory is divided into a plurality of blocks by analyzing the value of a fixed allocation request size used as a basic unit of the allocation. Each block is uniformly divided into the sub blocks of the same number. Each sub block placed on the same order in the blocks is assigned by one pointer value. The sub blocks in each block, which is assigned by one pointer value, are allocated as one storing region.

Abstract translation: 目的：提供一种使用多级除法分配存储器的方法，通过将块中相同位置上的每个子块分配给相同的指针值，来将分配给每个块的子块分配为一个存储区。 构成：通过分析用作分配的基本单位的固定分配请求大小的值，将存储器分成多个块。 每个块被均匀地划分成相同数量的子块。 在块中以相同顺序放置的每个子块由一个指针值分配。 由一个指针值分配的每个块中的子块被分配为一个存储区域。

公开(公告)号：KR100317991B1

公开(公告)日：2001-12-22

申请号：KR1020000003493

申请日：2000-01-25

Applicant: 한국전자통신연구원

Inventor： 도한철 ,  이형호 ,  이형섭

IPC: H04L12/28

Abstract: 본 발명은 기가비트 이더넷 기반 라우터에서의 패킷 포워딩 처리에 관한 것으로서, 기가비트 이더넷 시스템에서 기가비트 속도의 트래픽을 만족하는 빠른 포워딩을 구현하기 위해 기가비트 와이어스피드(wired-speed)를 보장하는 룩업의 결과에 대해 듀얼 포트메모리를 버퍼로 사용하고 하드웨어 방법에 의한 병렬처리형 패킷 포워딩 처리를 함으로써 실시간의 패킷 포워딩을 가능하게 하여 라우터 시스템 성능을 향상시키는 병렬처리형 3계층 패킷 포워딩 처리 방법 및 장치를 제공한다.
본 발명은 프로세싱 시간을 단축하여 기가비트 속도처리가 가능하게 하고, 룩업의 결과에 의한 패킷처리를 프로세서의 개입없이 일정 시간지연내로 보장할 수 있으며, 또 입력 프로세싱과는 별도로 병렬 처리하므로 회로의 간단화를 통한 비용 절감의 효과가 있다.

公开(公告)号：KR1020010076079A

公开(公告)日：2001-08-11

申请号：KR1020000003493

申请日：2000-01-25

Applicant: 한국전자통신연구원

Inventor： 도한철 ,  이형호 ,  이형섭

IPC: H04L12/28

CPC classification number: H04L45/66 ,  H04L45/02 ,  H04L45/04

Abstract: PURPOSE: A parallel process type 3-layer packet forwarding processing method in a gigabit Ethernet-based router and an apparatus thereof are provided to simplify a circuit and save a cost by independently perform a parallel process in the same buffer using a dual port memory as the buffer when temporally storing a packet and correcting header information and simultaneously processing the packet by a look-up result without a processor. CONSTITUTION: A packet routing central controller(203) controls an entire routing procedure irrespective of a processor. A look-up controller(204) searches a look-up to a destination IP address through a look-up table(205) by the request of the packet routing central controller(203). The look-up table(205) stores information to an IP address. A packet write controller(202) designates a storing point of an input packet. A packet correction controller(206) designates a packet correction position by a look-up result. A packet read controller(207) designates a packet address read to a host. A pointer intervener(208) intervenes between a correction write point and a read point inputted from the packet read controller(207). A buffer(209) stores an inputted packet, and is a dual port memory for performing a read and write of a common data in an inter-different port.

Abstract translation: 目的：提供一种基于千兆位以太网的路由器及其装置中的并行处理类型3层分组转发处理方法，以便通过使用双端口存储器独立地在同一缓冲器中执行并行处理来简化电路并节省成本 暂时存储分组并且校正报头信息并且在没有处理器的情况下通过查找结果同时处理分组的缓冲器。 构成：分组路由中央控制器（203）控制整个路由过程，而与处理器无关。 查找控制器（204）通过分组路由中央控制器（203）的请求通过查找表（205）搜索到目的地IP地址的查找。 查找表（205）将信息存储到IP地址。 分组写入控制器（202）指定输入分组的存储点。 分组校正控制器（206）通过查找结果指定分组校正位置。 分组读取控制器（207）指定向主机读取的分组地址。 指针交换器（208）介于校正写入点和从分组读取控制器（207）输入的读取点之间。 缓冲器（209）存储输入的分组，并且是用于在不同端口中执行公共数据的读取和写入的双端口存储器。

公开(公告)号：KR1020010028250A

公开(公告)日：2001-04-06

申请号：KR1019990040405

申请日：1999-09-20

Applicant: 한국전자통신연구원

Inventor： 이형섭 ,  이왕환

IPC: H04L12/865 ,  H04L12/867 ,  H04L12/70

CPC classification number: H04L47/6275 ,  H04L47/629 ,  H04L2012/5683

Abstract: PURPOSE: An apparatus for performing a packet scheduling in a packet switch system is provided to switch packets in which HOL(Head Of Line) blocking is not generated, according to priorities, and to switch packets in which the HOL blocking is generated, according to priorities, so as to fairly switch all inputted packets. CONSTITUTION: Queues(411-41n) temporarily store packets having priorities according to the priorities. A register(420) stores packets in which HOL(Head Of Line) blocking is generated, among the packets according to the priorities. A scheduling controller(430) confirms a stored state of the register(420), and outputs the packets having the HOL blocking to a packet switch system according to a confirmed result. A signal coupler(440) transmits the packets transmitted through the queues(411-41n) and packets transmitted from the register(420) to the packet switch system.

Abstract translation: 目的：提供一种在分组交换系统中进行分组调度的装置，根据优先级切换不生成HOL（线路端）阻塞的分组，根据优先级切换生成HOL阻塞的分组，根据 优先级，以便公平地切换所有输入的分组。 构成：队列（411-41n）根据优先级临时存储具有优先级的数据包。 寄存器（420）根据优先级存储在分组中生成HOL（线头）阻塞的分组。 调度控制器（430）确认寄存器（420）的存储状态，并根据确认结果将具有HOL阻塞的分组输出到分组交换系统。 信号耦合器（440）将通过队列（411-41n）发送的分组和从寄存器（420）发送的分组发送到分组交换系统。

公开(公告)号：KR100216515B1

公开(公告)日：1999-08-16

申请号：KR1019960068947

申请日：1996-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이형섭 ,  최성혁 ,  고제수

IPC: H04L12/43

Abstract: 본 발명은 TU11/TU12 혼용 회선분배를 위한 TU 스위칭 정합장치 및 그 신호구성 방법에 관한 것이다. 그 목적은 하나의 모듈에 의하여 TU11 신호와 TU12 신호를 혼용으로 사용할 수 있도록 하는 데에 있다. 그 구성은 수신방향으로 STM-n급 신호를 BTL 레벨의 소정개수의 78Mbps 속도로 수신하여 TTL 레벨로 변환하며 송신방향에 대하여는 역기능을 수행하는 AU3 신호정합부와, 상기 STM-n급 신호에 포함된 12개의 AU3 신호를 종단하거나 형성하며 상기 AU3 신호정합부와 소정개수의 78Mbps TTL 신호로 접속되며 AU 신호를 처리하여 VC 신호로 변환하거나 역기능을 수행하는 AU3 신호처리부와, VC 신호에 포함된 TU신호를 역다중하거나 다중화하여 TU 포인터 처리를 수행하는 VC3 신호처리부 및 TST 구조의 전/후단 시간 스위치 기능을 수용하는 TU1 시간 스위칭부로 구성되는 데에 있다.

公开(公告)号：KR100198417B1

公开(公告)日：1999-06-15

申请号：KR1019960050773

申请日：1996-10-31

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이형섭 ,  최성혁

IPC: H04L7/00

Abstract: 본 발명은 스위칭 기능을 하는 DCS(Digital Cross-connect System) 동기식 시스템에 있어서, STM-n 입력신호를 정합하는 다수의 동기식 신호별 정합 기능 모듈과, 정합된 신호를 회선 분배하는 스위치 모듈, 상기 기능별 모듈로 하나의 공통된 기준 프레임 동기 클럭을 공급하는 시스템 클럭 발생 모듈로 구성되어 하나의 기준 프레임 동기 클럭에 의해 데이터 프레임 정렬을 하는 동기식 전송 시스템에 관한 것으로서, 데이터 프레임의 정렬이 요구되는 DCS 동기식 전송시스템의 정합 기능 모듈과 스위치 기능 모듈간 데이터 접속에 있어서 정합 기능 모듈별로 임의로 발생되는 데이터 프레임의 지연차를, 간단한 구성으로 시스템 클럭 발생 모듈의 동일한 기준 프레임동기 클럭에 의하여 용이하게 정렬할 수 있다.
본 발명을 사용하면, 시스템 클럭 발생 모듈에서 각 기능 모듈별로 송/수신용의 프레임동기 클럭을 공급하지 않아도 된다는 장점이 있으며, 이로 인하여 시스템 클럭 발생 모듈의 제작을 쉽게 구성할 수 있고, 각 기능 모듈간의 접속 신호선의 수를 줄일 수 있어 전체 시스템의 설계를 용이하게 하고 제작 비용을 절감할 수 있다.

公开(公告)号：KR100164121B1

公开(公告)日：1998-12-01

申请号：KR1019950055913

申请日：1995-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김홍주 ,  이동춘 ,  이형섭 ,  이호재 ,  이창기

IPC: H04L7/00 ,  H04L12/26 ,  H04L12/801 ,  H04L12/70

Abstract: 본 발명은 AU급 신호 상호교차기를 구성하는데 있어서 동기식 신호 입출력부와 AU급 신호 상호교차부간에 AUG 신호 4개를 다중화한 77.76Mbps 데이타의 접속 관계를 접속수단간 동일하게 하므로서 AU급 신호 상호교차부에 접속되는 입출력신호의 종류에 관계없이 상호 교차를 용이하게 하고, 다중화된 AUG 신호를 형성하는 유니트들의 상호교체를 통해 혼용 운용을 가능하게 하여 융통성 있는 기능구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬 처리하므로서 80MHz 미만의 속도로 안정된 분배장치를 제공할 수 있는 효과가 있다. 또한, 동기클럭원의 기준클럭을 시스템클럭 동기부에서 조정하므로서 지연소자 양을 줄일 수 있는 AU급 신호 상호교차기를 제공하고, 특히 동기식 STM-4/16 전송신호처리와 AU급 신호 상호교차 기능을 통합 수용하는 장치를 제공할 수 있는 효과가 있다.