-
公开(公告)号：FR3143744B1
公开(公告)日：2025-03-07
申请号：FR2213391
申请日：2022-12-14
Applicant: ST MICROELECTRONICS INT NV
Inventor： BINET VINCENT , ORTET SÉBASTIEN
Abstract: Selon un aspect, il est proposé un circuit intégré comprenant un capteur de température (TSENS) comportant : - deux transistors montés en diode et ayant des tailles différentes,- un circuit tampon (TAMPC), - un circuit de commutation (M1, M2) configuré pour pouvoir appliquer sélectivement en entrée du circuit tampon les tensions générées au travers des deux transistors, - une unité de contrôle (UC) configuré pour commander le circuit de commutation (M1, M2) de façon à appliquer successivement en entrée du circuit tampon les tensions générées au travers des deux transistors, - un convertisseur analogique-numérique (ADC) présentant une entrée connectée à la sortie du circuit tampon (TAMPC), le convertisseur analogique-numérique (ADC) étant configuré pour calculer une valeur numérique (BNW) correspondant à une différence (ΔVBE) entre les tensions générées au travers des deux transistors, cette différence de tensions étant proportionnelle à la température absolue. Figure pour l’abrégé : Figure 1
-
公开(公告)号：FR3152062A1
公开(公告)日：2025-02-14
申请号：FR2308564
申请日：2023-08-08
Applicant: ST MICROELECTRONICS INT NV
Inventor： MELLOT PASCAL
Abstract: Capteur de profondeur hétérodyne La présente description concerne un capteur hétérodyne comprenant : un ou plusieurs mélangeurs optiques configurés pour combiner un faisceau lumineux de référence avec un ou plusieurs faisceaux lumineux de retour afin de générer un ou plusieurs signaux de battement ; et une matrice de pixels (), chaque pixel comprenant - une diode à avalanche à photon unique (SPAD) configurée pour recevoir un signal de battement correspondant parmi les un ou plusieurs signaux de battement et pour générer un signal de sortie en fonction de l'intensité lumineuse du signal de battement reçu ; et - un compteur numérique (CNTR) configuré pour générer une valeur de comptage sur la base du signal de sortie de la diode à avalanche à photon unique (SPAD). Figure abstraite : Fig. 5
-
公开(公告)号：FR3151453A1
公开(公告)日：2025-01-24
申请号：FR2307840
申请日：2023-07-21
Applicant: ST MICROELECTRONICS INT NV
Inventor： QUIGNON JEREMY , CORDIER NICOLAS
Abstract: Procédé de commande d’un dispositif NFC La présente description concerne un procédé de commande d’un premier dispositif NFC (102) comportant un contrôleur NFC (110) reliée à une antenne (204), dans lequel un mode de charge d’un deuxième dispositif NFC (108) distant par l’antenne (204) est interrompu suite à une détection, par le contrôleur NFC (110), d’un changement d’impédance de l’antenne (204), l’interruption étant suivie par l’initiation d’une communication, via l’antenne (204), avec un troisième dispositif NFC (112) distant. Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3150610A1
公开(公告)日：2025-01-03
申请号：FR2306974
申请日：2023-06-30
Applicant: ST MICROELECTRONICS INT NV
Inventor： BENHAMMADI JAWAD
IPC: G06F9/4401 , G06F12/14 , G06F21/57
Abstract: Procédé de sélection de programmes de démarrage La présente description concerne un procédé de sélection de programmes de démarrage (init, boot1) contenus chacun dans deux mémoires de stockage distinctes d’un microprocesseur (100) dans lequel un registre d’option (NoTZIsolation) lu en premier lors d’une réinitialisation dudit microprocesseur conditionne la sélection d’un desdits programmes de démarrage. Figure pour l'abrégé : Fig. 3
-
115.发明专利
公开(公告)号：FR3150599A1
公开(公告)日：2025-01-03
申请号：FR2306826
申请日：2023-06-28
Applicant: ST MICROELECTRONICS INT NV
Inventor： BIENVENU PHILIPPE , CALANDRA ANTONIO , CASTELLAN JULIA
Abstract: Dispositif de mesure d’un courant de puissance délivré par un transistor FET de puissance La présente description concerne un dispositif (100) de mesure d’un courant de puissance délivré par un FET de puissance principal (102), comprenant : un FET de puissance de mesure de courant (110) couplé au FET principal ;des premier et deuxième FET (114, 116) dont les grilles sont couplées entre elles, le premier FET étant couplé au FET de mesure de courant, dans lequel une électrode de source / drain (122) du deuxième FET est couplée à une électrode de source / drain (118) du premier FET, ou une électrode de source / drain (122) du deuxième FET est couplée à une électrode de source / drain (108) du FET principal ou à une source de tension ou une charge extérieure au dispositif, et des électrodes de source / drain (124, 126) des premier et deuxième FET sont couplées entre elles. Figure pour l'abrégé : Fig. 1
-
Patent Agency Ranking116.发明专利
公开(公告)号：FR3149706A1
公开(公告)日：2024-12-13
申请号：FR2305829
申请日：2023-06-09
Applicant: ST MICROELECTRONICS INT NV
Inventor： HUANG HE
Abstract: Selon un aspect, il est proposé un procédé mis en œuvre par ordinateur de génération d’un modèle de classification, le procédé comprenant : - une obtention (20) d’au moins un groupe de données d’apprentissage,- une définition (21) d’au moins une caractéristique à étudier des données d’apprentissage, - une extraction (22) d’une valeur de chaque caractéristique définie pour l’ensemble des données d’apprentissage, - une définition (23) de plages de valeurs pour chaque caractéristique à partir desdites valeurs extraites, - une définition (24) d’un tableau de classification, - une attribution (25) d’une classe à chaque case du tableau de classification en fonction d’un nombre d’occurrences des données d’apprentissage de chaque groupe selon leur valeur de chaque caractéristique extraite par rapport aux plages de valeurs définies pour chaque caractéristique étudiée, - une génération (26) d’un modèle de classification comprenant ledit tableau de classification. Figure pour l’abrégé : Figure 1
-
公开(公告)号：FR3149401A1
公开(公告)日：2024-12-06
申请号：FR2305372
申请日：2023-05-30
Applicant: ST MICROELECTRONICS INT NV
Inventor： RUELLE FREDERIC , JAOUEN MICHEL
IPC: G06F21/12
Abstract: Système et procédé de limitation d'accès à une ressource La présente description concerne un dispositif informatique comprenant : un dispositif mémoire configuré pour stocker une application logicielle ; un dispositif de traitement relié au dispositif mémoire et configuré pour exécuter l'application logicielle ; et une ou plusieurs ressources qui peuvent être appelées par l'exécution d'un code dans l'application logicielle, dans lequel le dispositif mémoire, ou un dispositif mémoire supplémentaire, est configuré pour stocker une table de redirection (411) indiquant, sur la base d'une ou des deux parmi une adresse appelante et une adresse appelée d'un appel à une des ressources, une adresse de remplacement à laquelle l'appel doit être retransmis, le dispositif informatique comprenant en outre un logiciel ou un matériel destiné à intercepter un appel provenant de l'application logicielle et à rediriger l'appel sur la base de la table de redirection (411). Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3123121A1
公开(公告)日：2022-11-25
申请号：FR2105221
申请日：2021-05-19
Applicant: ST MICROELECTRONICS GRENOBLE 2 , ST MICROELECTRONICS INT NV
Inventor： MOENECLAEY NICOLAS , GUPTA SRI RAM , KUSHWAHA SARIKA
Abstract: Selon un aspect, il est proposé un capteur de lumière ambiante comprenant : - une photodiode (PHD) configuré pour générer un signal électrique en fonction d’une lumière ambiante, - un amplificateur à transimpédance à rétroaction capacitive (CTIA) connecté en entrée à la photodiode (PHD) pour recevoir un signal généré par la photodiode et pour générer en sortie un signal amplifié à partir du signal généré par la photodiode (PHD), - un commutateur auto-zéro (AZS) en entrée de l’amplificateur à transimpédance à rétroaction capacitive, et - un circuit de commande (CC) comprenant un circuit d’amorçage (CA) configuré pour : ○ recevoir un signal logique initial de commande (AZB_X) à tension positive ou nulle, puis ○ générer, à partir de ce signal logique initial de commande, un signal logique adapté de commande (AZ_SHIFT) présentant un premier niveau de tension positif et un deuxième niveau de tension négatif pour commander le commutateur auto-zéro (AZS). Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3111438B1
公开(公告)日：2022-08-05
申请号：FR2006059
申请日：2020-06-10
Applicant: ST MICROELECTRONICS ALPS SAS , ST MICROELECTRONICS INT NV
Inventor： ZARGAR ASIF RASHID , EYZAT GILLES , JAIN CHARUL
Abstract: Dispositifs et procédés de sécurisation d’un système sur puce Système sur puce (500) comprenant un ensemble d’éléments mémoires programmables une seule fois (100) qui comprend une première configuration valide ; une deuxième configuration valide ; et une pluralité de configurations non valides. Le système sur puce comprend aussi un indicateur de programmation (512) ayant initialement une première valeur et agencé pour être réglé de manière permanente à une deuxième valeur. Le système sur puce comprend en outre un circuit décodeur (502) en communication avec l’ensemble d’éléments mémoires programmables une seule fois pour déterminer si l’ensemble d’éléments mémoires programmables une seule fois est dans la première configuration valide, la deuxième configuration valide ou l’une quelconque de la pluralité de configurations non valides. Le circuit décodeur génère un signal de détection de menace lorsque l’ensemble d’éléments mémoires programmables une seule fois est dans l’une quelconque de la pluralité de configurations non valides lorsque l’indicateur de programmation est en permanence réglé à la deuxième valeur. Figure pour l'abrégé : Fig. 5
-
公开(公告)号：FR3111438A1
公开(公告)日：2021-12-17
申请号：FR2006059
申请日：2020-06-10
Applicant: ST MICROELECTRONICS ALPS SAS , ST MICROELECTRONICS INT NV
Inventor： ZARGAR ASIF RASHID , EYZAT GILLES , JAIN CHARUL
Abstract: Dispositifs et procédés de sécurisation d’un système sur puce Système sur puce (500) comprenant un ensemble d’éléments mémoires programmables une seule fois (100) qui comprend une première configuration valide ; une deuxième configuration valide ; et une pluralité de configurations non valides. Le système sur puce comprend aussi un indicateur de programmation (512) ayant initialement une première valeur et agencé pour être réglé de manière permanente à une deuxième valeur. Le système sur puce comprend en outre un circuit décodeur (502) en communication avec l’ensemble d’éléments mémoires programmables une seule fois pour déterminer si l’ensemble d’éléments mémoires programmables une seule fois est dans la première configuration valide, la deuxième configuration valide ou l’une quelconque de la pluralité de configurations non valides. Le circuit décodeur génère un signal de détection de menace lorsque l’ensemble d’éléments mémoires programmables une seule fois est dans l’une quelconque de la pluralité de configurations non valides lorsque l’indicateur de programmation est en permanence réglé à la deuxième valeur. Figure pour l'abrégé : Fig. 5
-
-
-
-
-
-
-
-
-
Search Results
140
records
(took 0.024 seconds)
