公开(公告)号：EP1889117A4

公开(公告)日：2017-01-11

申请号：EP06756198

申请日：2006-06-06

Applicant: ST MICROELECTRONICS INT NV

Inventor： KRYLOV SLAVA ,  MEDINA MOSHE ,  HUBER AVIGDOR ,  LALEZAR RONEN

IPC: G02F1/03 ,  G02B26/00 ,  G02B26/08 ,  G02F1/07

CPC classification number: G02B26/0841

Abstract: A MEMS apparatus for scanning an optical beam comprises a mirror operative to perform a rotational motion to a maximum rotation angle around a mirror rotation axis formed in a double active layer silicon-on-insulator (SOI) substrate. The apparatus may include a bouncing mechanism operative to provide a bouncing event and to reverse the rotational motion. The bouncing event provides the mirror with a piecewise linear response to actuation by intrinsically nonlinear electrostatic forces. In a particular embodiment, the bouncing mechanism includes a vertical comb drive stator built in the same active layer of the double active layer SOI substrate, while actuator comb drive stators are built in a different active layer.

公开(公告)号：FR3147399B1

公开(公告)日：2025-05-02

申请号：FR2303156

申请日：2023-03-31

Applicant: ST MICROELECTRONICS INT NV

Inventor： ANQUET NICOLAS ,  PELISSIER GILLES ,  SUSELLA RUGGERO ,  MONTMASSON JULIEN

IPC: G06F3/00 ,  G06F12/00 ,  G06F21/00 ,  G06F21/72

Abstract: Procédé et circuit d’émulation d’une mémoire morte La présente description concerne un circuit (112) configuré pour :- effectuer une opération entre une mémoire (120) et un circuit cryptographique (116) en réponse à une demande d’accès en écriture d’une ou plusieurs données vers la mémoire, la demande d’accès comprenant en outre une adresse de stockage dans la mémoire, l’opération comprenant :l’écriture de la ou des données ; etpour chacune des données, la génération d’une demande d’accès pour écriture, dans le circuit cryptographique, de la donnée et la génération d’une demande d’accès pour écriture, dans le circuit cryptographique de l’adresse de stockage ;- effectuer une vérification, en réponse à une demande d’accès pour lecture, en provenance du processeur, d’une valeur de vérification, la vérification comprenant :la comparaison de la valeur de vérification avec une valeur de référence ; et- sur la base de la comparaison, l’autorisation d’accès à la mémoire uniquement en lecture. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3153919A1

公开(公告)日：2025-04-11

申请号：FR2310810

申请日：2023-10-10

Applicant: ST MICROELECTRONICS INT NV

Inventor： DEMAJ PIERRE ,  FOLLIOT LAURENT

IPC: G06N3/04

Abstract: Selon un aspect, il est proposé un procédé mis en œuvre par ordinateur de compilation d’un premier réseau de neurones artificiels entraîné, le premier réseau de neurones artificiels entraîné comprenant au moins une succession (SUCC_2) de couches comportant une couche de convolution en profondeur, puis une couche d’unité linéaire rectifiée à saturation, puis une couche de convolution à deux dimensions, le procédé comprenant : - une égalisation (13) entre couches, - un remplacement (15) de la couche d’unité linéaire rectifiée à saturation par une couche de rognage adaptatif par canal de manière à obtenir un réseau de neurones artificiels à topologie modifiée, - une quantification (16) par tenseur des couches du réseau de neurones artificiels à topologie modifiée, - une compilation (17) du réseau de neurones artificiels à topologie modifiée et quantifié. Figure pour l’abrégé : Figure 3

公开(公告)号：FR3153487A1

公开(公告)日：2025-03-28

申请号：FR2310036

申请日：2023-09-22

Applicant: ST MICROELECTRONICS INT NV

Inventor： HOUDEBINE MARC ,  LEDUC BRUNO ,  SIBILLE FLORENT

IPC: H04W12/47 ,  H04L27/18 ,  H04L43/0852

Abstract: Dispositif de communication sans contact par modulation active de charge La présente description concerne un dispositif (100) de communication sans contact par modulation de charge active, comprenant au moins : - un circuit de réception (110) configuré pour recevoir en entrée un signal de réception issu d’un champ magnétique destiné à être reçu par une antenne (102) ; - un circuit de transmission (116) comprenant une sortie couplée à l’antenne et sur laquelle un signal de modulation en phase avec le signal de réception est destiné à être délivré ; - un circuit de compensation (118) d’un retard du signal de modulation dû au circuit de transmission et à l’amplitude du signal de réception, configuré pour déterminer une valeur de déphasage à appliquer sur un signal d’entrée du circuit de transmission pour compenser le retard. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3145423B1

公开(公告)日：2025-03-28

申请号：FR2300753

申请日：2023-01-27

Applicant: ST MICROELECTRONICS INT NV

Inventor： GIOVANNINI MICHAEL

IPC: G06F1/3234 ,  G06F1/32

Abstract: TITRE : Procédé de gestion de mémoire pour économiser de l'énergie La présente description concerne un système (1) comprenant une mémoire (8), la mémoire (8) comprenant une pluralité d’unités mémoires accessibles en écriture et en lecture. Chaque unité mémoire comprend une matrice de cellules mémoire et un circuit périphérique d'accès auxdites cellules mémoire. Chaque unité mémoire est configurable dans un premier ou un deuxième mode de fonctionnement. La matrice de cellules mémoire est configurée, dans le premier et le deuxième modes de fonctionnement, pour retenir des données jusqu’à une mise hors tension ultérieure de l’unité mémoire. Le circuit périphérique est alimenté dans le premier mode de fonctionnement et n'est pas alimenté dans le deuxième mode de fonctionnement. Le système comprend en outre un contrôleur (10) configuré pour configurer dans le deuxième mode de fonctionnement toute unité mémoire de la mémoire n’ayant subi aucun accès en écriture ou en lecture pendant une durée déterminée. Figure pour l'abrégé : 1

公开(公告)号：FR3146231B1

公开(公告)日：2025-03-21

申请号：FR2301691

申请日：2023-02-24

Applicant: ST MICROELECTRONICS INT NV

Inventor： VALENCIA RISSETTO LEONARDO ,  RAZAFINDRAIBE ALIN ,  LECOQ XAVIER ,  FOREL CHRISTOPHE

IPC: G11C11/00 ,  G06F7/00

Abstract: Dispositif et procédé de calcul en mémoire La présente description concerne un dispositif (2) comprenant des cellules mémoires (C'1) comprenant chacune une entrée de commande recevant une tension (V1_pwm) modulée en largeur d'impulsion et une sortie fournissant un courant (I1_pwm) dépendant de la tension de commande et d'un poids programmé dans la cellule. Un noeud (200) reçoit, pendant une première durée, les courants (I1_pwm) de plusieurs cellules (C'1). Un premier circuit (INT/ADC) fournit une sortie (V_n) déterminée par une quantité totale de courant (IS_pwm) reçue par ce noeud pendant la première durée. Pour chaque cellule de la pluralité de cellules (C'1), un deuxième circuit (PWM1) reçoit un mot numérique (V1_n) et fournit, pendant la première durée, la tension de commande (w1_pwm) de la cellule à un premier niveau uniquement pendant une deuxième durée déterminée par le mot numérique. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3152915A1

公开(公告)日：2025-03-14

申请号：FR2309400

申请日：2023-09-07

Applicant: ST MICROELECTRONICS INT NV

Inventor： OHEIX THOMAS ,  NONGAILLARD MATTHIEU

Abstract: Dispositif électronique La présente description concerne un dispositif comprenant des tranchées (44), les tranchées (44) comprenant chacune un élément conducteur configuré pour relier électriquement les doigts (35) de grilles de transistors (26), situés du côté d'une première face d'une première couche, à une deuxième couche s'étendant du côté d'une deuxième face de la première couche. Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3144301B1

公开(公告)日：2025-03-14

申请号：FR2214192

申请日：2022-12-22

Applicant: ST MICROELECTRONICS INT NV

Inventor： VENCA ALESSANDRO

IPC: G01R21/00 ,  G01R21/10

Abstract: Détecteur de puissance La présente description concerne un détecteur de puissance (10) de détection de la puissance rms d'une tension alternative (VRF), comprenant un transconducteur (M0) configuré pour recevoir la tension (VRF) et pour fournir un premier courant (iOUT) à un nœud (D) avec une relation non linéaire entre le premier courant et la tension, un convertisseur numérique vers analogique à sortie en courant (C-DAC) configuré pour recevoir un signal numérique et pour fournir un deuxième courant (iDAC) au nœud, un filtre passe-bas (Cfilt) relié au nœud, et un inverseur (INV) relié au nœud et configuré pour fournir un signal binaire (VOUT). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3152639A1

公开(公告)日：2025-03-07

申请号：FR2309154

申请日：2023-08-31

Applicant: ST MICROELECTRONICS INT NV

Inventor： LULE TAREK

Abstract: Capteur d'image La présente description concerne un capteur d'image comprenant une matrice de pixels (Pix3) organisés en premières lignes et en premières colonnes. Les pixels sont organisés en groupes de N*N pixels, avec N entier supérieur ou égal à 2. Dans chaque groupe, les pixels du groupe sont repartis en un ou plusieurs sous-groupes de plusieurs pixels. Chaque pixel comprend : un élément photosensible (PD), un premier noeud (SN) couplé à l'élément photosensible, un deuxième noeud (300) commun à tous les pixels d'un même sous-groupe et couplé à un premier potentiel (Vrst), un premier transistor (TB) couplant les premier et deuxième noeuds, un deuxième transistor (TSF) à source suiveuse ayant une grille connectée au premier noeud (SN), et un troisième transistor (TS) couplant la source du troisième transistor (TSF) à une ligne de lecture (Vxi). Figure pour l'abrégé : Fig. 3

公开(公告)号：FR3152629A1

公开(公告)日：2025-03-07

申请号：FR2309151

申请日：2023-08-31

Applicant: ST MICROELECTRONICS INT NV

Inventor： DOCQUIER GUILLAUME ,  NICOLAES MICHAEL

IPC: G11C7/00 ,  G06F12/00 ,  G11C16/00 ,  H10B63/10

Abstract: Procédé d'écriture dans une mémoire à changement de phase La présente description concerne un procédé d'écriture d'un premier groupe de N données, N étant un entier, dans un deuxième groupe (300) de N cellules mémoire (C(i)) d'une mémoire à changement de phase, dans lequel chaque donnée dudit premier groupe comprend une métadonnée (302), dans lequel à chaque écriture d'une donnée dudit premier groupe dans une cellule mémoire (C(i)) dudit deuxième groupe, la valeur de ladite métadonnée (302) de ladite donnée est modifiée. Figure pour l'abrégé : Fig. 3