公开(公告)号：FR3066868A1

公开(公告)日：2018-11-30

申请号：FR1754704

申请日：2017-05-29

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TRAMONI ALEXANDRE

IPC: H04B5/02 ,  H04B3/18

Abstract: L'invention concerne un procédé de détection, par un premier dispositif NFC (DEV1), d'un deuxième dispositif NFC, dans lequel un circuit résonant du premier dispositif NFC génère périodiquement un champ électromagnétique en modifiant la fréquence d'accord dudit circuit résonant.

公开(公告)号：FR3057086B1

公开(公告)日：2018-11-23

申请号：FR1659550

申请日：2016-10-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ONDE VINCENT

IPC: G06F21/50

公开(公告)号：FR3053156B1

公开(公告)日：2018-11-16

申请号：FR1656020

申请日：2016-06-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BOUTON GUILHEM

IPC: H01L21/50 ,  G03F7/00 ,  H01L21/70

公开(公告)号：FR3056010B1

公开(公告)日：2018-10-26

申请号：FR1658405

申请日：2016-09-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BOIVIN PHILIPPE ,  FAGOT JEAN-JACQUES

IPC: G11C5/00 ,  H01L21/335

公开(公告)号：FR3065304A1

公开(公告)日：2018-10-19

申请号：FR1753214

申请日：2017-04-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G06F12/02 ,  G06F12/14 ,  G06F13/40

Abstract: Le procédé d'adressage d'un circuit intégré de mémoire non volatile (NVM) du type EEPROM sur un bus du type I2C, et comportant J broches d'identification matérielle (E0, E1, E2), avec J un entier compris entre 1 et 3, affectées de potentiels respectifs définissant un code d'affectation sur J bits, le procédé comprenant : - un premier mode d'adressage (M1) utilisé sélectivement lorsque le code d'affectation est égal à un code de référence fixé sur J bits, comprenant un adressage du plan-mémoire de la mémoire non volatile par une adresse-mémoire (MEMADR) contenue dans les derniers bits de poids faible (LSB) de ladite adresse d'esclave (SLADR) et dans les N premiers octets reçus (DATA1, DATA2), et - un deuxième mode d'adressage (M2) utilisé sélectivement lorsque le code d'affectation est différent du code de référence, comprenant un adressage du plan-mémoire par une adresse-mémoire (MEMADR) contenue dans les N+1 premiers octets reçus.

公开(公告)号：FR3065303A1

公开(公告)日：2018-10-19

申请号：FR1753213

申请日：2017-04-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BATTISTA MARC

IPC: G06F12/02 ,  G06F11/10 ,  G11C29/52

Abstract: Le procédé d'écriture dans une mémoire du type EEPROM comprend, en présence d'une suite de nouveaux octets (SND) à écrire dans le plan-mémoire (PM) dans au moins un mot-mémoire de destination (Wd) contenant déjà des anciens octets (OD), une vérification (411, 423) pour chaque mot-mémoire de destination (Wd) si les anciens octets (OD) de ce mot-mémoire de destination (Wd) doivent tous ou non être remplacés par de nouveaux octets (ND), le procédé comprenant une lecture des anciens octets (OD) de ce mot-mémoire de destination (Wd) seulement si les anciens octets (OD) ne doivent pas tous être remplacés par de nouveaux octets (ND).

公开(公告)号：FR3063573A1

公开(公告)日：2018-09-07

申请号：FR1751665

申请日：2017-03-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L23/525

Abstract: Le dispositif fusible (DFS) comprend une région semiconductrice de jonction PN (RJ), électriquement isolée du reste du circuit intégré (IC) et comportant une première zone semiconductrice (Z1) ayant le type de conductivité P et une deuxième zone semiconductrice (Z2) ayant le type de conductivité N formant à leur interface une jonction PN (JCT), une première zone de contact électriquement conductrice (ZC1) sur la première zone semiconductrice (Z1), une deuxième zone de contact électriquement conductrice (ZC2) sur la deuxième zone semiconductrice (Z2), la jonction PN (JCT) n'étant pas au contact des deux zones de contact (Z1, Z2), l'une au moins des première et deuxième zones ayant une concentration de dopants non homogène avec une valeur de concentration plus faible au niveau de la jonction qu'au niveau de la zone de contact correspondante.

公开(公告)号：FR3063385A1

公开(公告)日：2018-08-31

申请号：FR1751595

申请日：2017-02-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARZAKI ABDERREZAK

IPC: H01L21/66 ,  H01L21/02 ,  H05K1/02

Abstract: Circuit intégré, comprenant un substrat semiconducteur (SB) ayant une face arrière (FR) et une face avant (FV) et incluant un ensemble d'au moins un caisson semiconducteur (CS1, CS2) électriquement isolé du reste (3) du substrat, et un dispositif (DIS) de détection d'un amincissement du substrat par sa face arrière, ledit dispositif (DIS) comportant un groupe d'au moins une première tranchée (TR11) s'étendant dans ledit au moins un caisson entre deux endroits de sa périphérie et depuis ladite face avant jusqu'à un emplacement situé à distance du fond dudit au moins un caisson, ladite au moins une première tranchée (TR11) étant électriquement isolée du caisson, et des moyens de détection (4) configurés pour mesurer une grandeur physique représentative de la résistance électrique du caisson entre deux zones de contact (ZC1, ZC2) respectivement situées de part et d'autre dudit groupe d'au moins une première tranchée.

公开(公告)号：FR3062937A1

公开(公告)日：2018-08-17

申请号：FR1751184

申请日：2017-02-14

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： VALLESPIN NATHALIE

IPC: G06K7/10 ,  H04B5/00 ,  H04L45/60 ,  H04W4/00

Abstract: L'invention concerne un routeur de communication en champ proche, comportant, entre une première borne (29) du routeur et une deuxième borne (25) du routeur, un premier interrupteur (46) interne au routeur, une borne de commande du premier interrupteur étant reliée à une borne (23) de sortie d'un pont redresseur (26) d'un signal capté par une antenne (14) externe au routeur.

公开(公告)号：FR3038752B1

公开(公告)日：2018-07-27

申请号：FR1556621

申请日：2015-07-10

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BERNASCONI ERIC ,  O'CONNOR RICHARD

IPC: G06F12/14