-
公开(公告)号：KR100145888B1
公开(公告)日：1998-11-02
申请号：KR1019950008689
申请日：1995-04-13
Applicant: 삼성전자주식회사
IPC: G11C11/407
CPC classification number: G11C17/18 , G11C7/1045
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
패키지된 반도체 메모리장치에서 동작 모드를 지정함
3. 발명의 해결 방법의 요지
반도체 메모리장치에서, 특정 신호 입력시 스위칭되어 퓨즈절단모드를 활성화시키는 수단과, 동작모드지정용 퓨즈를 구비하며, 상기 모드 지정 활성화신호 입력시 스위칭되어 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단을 구비하여, 패키지된 상태에서 원하는 동작모드를 선택함.
4. 발명의 중요한 용도
패키지된 반도체 메모리장치를 검증하여 최적의 동작 모드를 지정할 수 있음-
公开(公告)号：KR1019960038987A
公开(公告)日：1996-11-21
申请号：KR1019950008689
申请日：1995-04-13
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
패키지된 반도체 메모리장치에서 동작 모드를 지정함
3. 발명의 해결 방법의 요지
반도체 메모리장치에서, 특정 신호 입력시 스위칭되어 퓨즈절단모드를 활성화시키는 수단과, 동작모드지정용 퓨즈를 구비하며, 상기 모드 지정 활성화신호 입력시 스위칭되어 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단을 구비하여, 패키지된 상태에서 원하는 동작모드를 선택함.
4. 발명의 중요한 용도
패키지된 반도체 메모리장치를 검증하여 최적의 동작 모드를 지정할 수 있음-
公开(公告)号：KR1019960012023A
公开(公告)日：1996-04-20
申请号：KR1019950001144
申请日：1995-01-24
Applicant: 삼성전자주식회사
IPC: G11C16/06
Abstract: [청구범위에 기재된 발명이 속한 기술분야]
불휘발성 반도체 메모리의 자동 프로그램회로
[발명이 해결하려고 하는 기술적 과제]
프로그램되는 메모리 쎌들의 균일한 드레쉬 홀드전압을 유지하고 공정 변화에 관계없이 신뢰성을 향상할 수 있는 불휘발성 반도체 메모리의 제공
[발명의 해결방법의 요지]
프로그램후 프로그램 검증에 의해 선택된 메모리 쎌들이 성공적으로 프로그램되지 아니하였을 경우 재프로그램을 행하는 불휘발성 반도체 메모리에서 상기 재프로그램이 행해질때마다 선택된 메로리 쎌들과 접속된 워드라인상에 소정 범위내에서 점진적으로 증가하는 프로그램 전압을 제공하고 비선택된 메모리 쎌들과 접속된 워드라인들상에 상기 프로그램 전압과 소정의 전압차를 유지하면서 증가하는 패스전압을 제공함.
[발명의 중요한 용도]
컴퓨터등에 사용되는 영구 메모리.-
-
公开(公告)号：KR1019950014258B1
公开(公告)日：1995-11-23
申请号：KR1019920018437
申请日：1992-10-08
Applicant: 삼성전자주식회사
IPC: G11C11/41
Abstract: an equalization unit for equalizing a voltage of a pair of data lines in response to a first signal transmitted during a first operation; and a pre-charging unit for pre-charging the pair of data lines to a constant voltage during a second operation by having first and second transistors whose channels are connected between the pair of data lines and the power voltage, in response to a second signal, and third and fourth transistors whose channels are connected between the pair of data lines and the power voltage, in response to a third signal.
Abstract translation: 均衡单元，用于响应于在第一操作期间发送的第一信号来均衡一对数据线的电压; 以及预充电单元，用于响应于第二信号，通过使通道连接在所述一对数据线和所述电源电压之间的第一和第二晶体管在第二操作期间将所述一对数据线预充电到恒定电压 以及响应于第三信号而将通道连接在所述一对数据线和所述电源电压之间的第三和第四晶体管。
-
Patent Agency Ranking
公开(公告)号：KR1019950010477B1
公开(公告)日：1995-09-18
申请号：KR1019920014962
申请日：1992-08-20
Applicant: 삼성전자주식회사
IPC: G11C16/00
Abstract: The nonvolatile semiconductor memory device with NAND structured cell comprises a row decoder which is shared by at least two memory cell blocks and has first and second pumping circuits shared by at least two memory blocks and connected between string select lines and gate drivers, and a pumping circuit for applying first and second voltages to the gates of the transfer transistors connected to the word lines of the memory cells and the gates of the transfer transistors connected to the gate of the ground select transistor.
Abstract translation: 具有NAND结构单元的非易失性半导体存储器件包括由至少两个存储器单元块共享的行解码器，并且具有由至少两个存储器块共享并连接在串选择线和栅极驱动器之间的第一和第二泵浦电路， 用于将第一和第二电压施加到连接到存储单元的字线的转移晶体管的栅极和连接到接地选择晶体管的栅极的转移晶体管的栅极。
-
公开(公告)号：KR1019950008454B1
公开(公告)日：1995-07-31
申请号：KR1019920009412
申请日：1992-05-30
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: The circuit compensates quickly for the decrease of internal voltage (int. Vcc) and supplies internal voltage by other means if internal voltage can not be generated by a failure. The circuit comprises a comparator which compares the first voltage regulator with the voltage level of internal voltage, a control unit which is connected with the sensor node of the comparator, the first driver which controls the output voltage level depending on the voltage variations detected from the comparator and has a channel that is connected with the external power terminal and the output line of the comparator, and the second driver which controls the output voltage level depending on the voltage variations detected from the comparator and has a channel that is connected with the external power and the output line of the comparator.
Abstract translation: 如果内部电压不能由故障产生，则电路可以快速补偿内部电压（int Vcc）的降低，并通过其他方式提供内部电压。 电路包括比较器，其将第一电压调节器与内部电压的电压电平进行比较;控制单元，与控制单元与比较器的传感器节点相连;第一驱动器，根据检测到的电压变化来控制输出电压电平; 比较器，并且具有与比较器的外部电源端子和输出线连接的通道，以及第二驱动器，其根据从比较器检测到的电压变化来控制输出电压电平，并具有与外部连接的通道 电源和比较器的输出线。
-
公开(公告)号：KR1019940004640A
公开(公告)日：1994-03-15
申请号：KR1019920014244
申请日：1992-08-08
Applicant: 삼성전자주식회사
IPC: G11C11/40
Abstract: 본 발명은 반도체 메모리 장치에 있어서 특히 스태틱 램(Static Random Access Memory)의 전류센싱회로에 관한 것으로, 한쌍의 데이타라인의 각각의 데이타 라인과 전압센스엠프의 입력노드사이에 채널이 연결되고 그 게이트가 교차접속된 N모오스 트랜지스터로 전류-전압변환기를 구성함에 의해 전류에서 전압으로의 변환을 빠르게하여 메모리쎌에 저장된 데이타의 센싱속도가 빠른 전류센싱회로를 제공한다.
-
公开(公告)号：KR1019930008886B1
公开(公告)日：1993-09-16
申请号：KR1019910014265
申请日：1991-08-19
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: G11C5/147
Abstract: The circuit could adjust a level of an internal source voltage to a fixed reference voltage or a external voltage level by changing input level from the outside. The circuit is composed of a voltage detection section (100) which detects an input voltage for mode selection, a latch sect. (200) which keeps the detected input voltage constant, a reference voltage control section (300) which controls a connection of the internal source voltage generation sect. and the reference voltage, and the internal source voltage generation sect. (400) which generates a constant internal source voltage from the reference voltage and the internal source voltage.
Abstract translation: 电路可以通过从外部改变输入电平来将内部源电压的电平调整到固定的参考电压或外部电压电平。 电路由检测用于模式选择的输入电压的电压检测部分（100），锁存部分组成。 （200），其保持检测到的输入电压恒定;参考电压控制部（300），其控制内部源极电压产生部的连接。 和参考电压，以及内部源电压产生部分。 （400），其从参考电压和内部源电压产生恒定的内部源极电压。
-
公开(公告)号：KR1019920003527A
公开(公告)日：1992-02-29
申请号：KR1019900010289
申请日：1990-07-07
Applicant: 삼성전자주식회사
IPC: H01L27/115
Abstract: 내용 없음
-
-
-
-
-
-
-
-
-
Search Results
326
records
(took 0.02 seconds)
