公开(公告)号：KR100177765B1

公开(公告)日：1999-04-15

申请号：KR1019950054741

申请日：1995-12-22

Applicant: 삼성전자주식회사

Inventor： 서보성 ,  정철민

IPC: G11C11/407

Abstract: 1. 청구범위에 기재된 발생이 속하는 기술 분야;
반도체 메모리 장치의 지연동기루프회로에 관한 것이다.
2. 발생이 해결하려고 있는 기술적 과제;
고주파 영역에서 응답시간을 빠르게 할 수 있는 지연동기루프회로를 제공함에 있다.
3. 발명의 해결방법의 요지;
입력되는 신호에 따라 차아지양을 조절하여 전원전압레벨의 지연제어신호를 출력하는 루프 필터회로부와, 지연신호에 응답하여 칩 내부신호를 출력하는 출력버퍼를 적어도 구비하는 지연동기루프회로에 있어서, 외부로부터 인가되는 외부신호들과 상기 지연제어신호의 제어를 받아 지연된 일정 펄스인 지연신호를 생성하는 전압제어지연회로부와, 상기 외부신호들과 상기 지연신호에 응답하여 제어신호발생 및 이전 데이타를 래치하는 블록킹 게이트회로부와, 상기 제어신호와 지연신호에 응답하여 상기 루프 필터회로내에 차아지되는 양을 파워-엎시 전원전압레벨까지 차아지한후 방전시키면서 상기 외부신호들과 상기 칩 내부신호를 설정해주는 신호를 출력하는 샘플 홀더회로부를 더 구비함을 요지로 한다.
4. 발명의 중요한 용도;
반도체 메모리 장치에 적합하게 사용된다.

公开(公告)号：KR100159219B1

公开(公告)日：1999-02-01

申请号：KR1019950047592

申请日：1995-12-07

Applicant: 삼성전자주식회사

Inventor： 정철민 ,  권익수

IPC: G11C11/41

Abstract: 본 발명은 동기형 고속 반도체 메모리 장치 및 그 샘플링신호 생성방법에 관한 것으로서, 특히 장치는 워드라인 선택신호에 응답하여 선택된 노말 셀로부터 리드된 데이터를 비트라인, 블록 센스 증폭기, 데이터라인, 메인 센스 증폭기를 거쳐서 센싱하여 노말 센신신호를 출력하는 노말 셀 어레이부; 제1 더미 워드라인 선택신호에 응답하여 선택된 더미 셀로부터 리드된 데이터를 더미 비트라인, 더미 블록 센스 증폭기, 더미 데이터라인, 더미 메인 센스 증폭기를 거쳐서 센싱하여 더미 센싱신호를 출력하는 더미 셀 어레이부; 더미 센싱신호와 이를 추적하는 더미 샘플링신호의 위상 주파수 차이를 검출하고 이 검출 신호에 응답하여 제1 더미 워드라인 선택신호를 소정 시간 지연시켜서 상기 센싱신호를 추적하는 상기 더미 샘플링신호를 발생하는 더미 샘플링신호 발생기; 내부 워드라인 클럭신호에 응답하여 상기 워드라인 선택신호 및 제2 더미 워드라인 선택신호를 발생하고 상기 검출신호에 응답하여 상기 제2 더미 워드라인 선택신호를 상기 더미 샘플링신호와 유사한 지연시간으로 지연시켜서 노말 센싱신호를 추적하는 노말 샘플링신호를 발생하는 내부제어펄스부; 동적 레벨 변환기; 및 출력버퍼를 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 전압 및 온도조건에 관계없이 항상 센싱 스피드를 추종하는 샘플링신호를 발생할 수 있다.

公开(公告)号：KR1019990004543A

公开(公告)日：1999-01-15

申请号：KR1019970028668

申请日：1997-06-28

Applicant: 삼성전자주식회사

Inventor： 정민철 ,  정철민

IPC: G11C11/407

Abstract: 오토 셀프-리셋동작을 위한 레지스터를 가지는 반도체 메모리 장치용 다이나믹 로직회로는 수신되는 어드레스 입력을 다이나믹 로직 형태의 디코딩 신호로 출력하는 어드레스 디코더로서 사용될 수있다. 그러한 로직 회로는, 입력신호를 게이트로 수신하는 제1도전형 트랜지스터와; 상기 제1도전형 트랜지스터의 드레인에 출력노드로서의 드레인이 연결되고 리셋신호를 게이트로 수신하며 상기 제1도전형 트랜지스터와 함께 인버터를 구성하는 제2도전형 트랜지스터와; 상기 제1도전형 트랜지스터의 소오스에 드레인이 연결되고 상기 리셋신호를 게이트로 수신하는 세트동작용 트랜지스터와; 상기 출력노드에 세트단이 연결되고 상기 입력신호를 리셋단으로 받아 셀프리셋동작을 위한 래치신호를 상기 입력신호의 펄스폭의 크기에 의존함이 없이 생성하는 레지스터와; 상기 레지스터의 래치신호를 소정시간 지연하여 상기 리셋신호를 생성하고 이를 상기 제2도전형 트랜지스터의 게이트 및 상기 세트동작용 트랜지스터의 게이트에 제공하는 지연부를 포함한다.

公开(公告)号：KR100149653B1

公开(公告)日：1998-12-15

申请号：KR1019950007519

申请日：1995-03-31

Applicant: 삼성전자주식회사

Inventor： 이영대 ,  정철민 ,  조욱래

IPC: H03K19/00

CPC classification number: H03K19/017527

Abstract: [청구범위에 기재된 발명에 속한 기술분야]
반도체 메모리 장치
[발명이 해결하려고 하는 기술적 과제]
반도체 메모리 장치에서 GTL레벨의 신호를 ECL레벨의 신호로 레벨을 상승시켜 입력함
[발명의 해결 방법의 요지]
반도체 메모리장치에서 GTL레벨신호를 입력하는 회로가, 상기 GTL레벨신호의 제1입력신호를 입력하는 수단과, 상기 GTL레벨신호의 제1기준신호를 입력하는 수단과, 레벨쉬프트수단을 구비하여 상기 제1입력신호를 상기 레벨쉬프트수단에 의해 ECL 레벨로 상승시키는 제2입력신호로 발생하는 수단과, 레벨쉬프트수단을 구비하며 상기 제1기준신호를 상기 레벨쉬프트수단에 의해 ECL 레벨의 입력레벨로 상승시키는 제2기준신호로 발생하는 수단과, 상기 제2입력신호 및 제2기준신호의 차를 비교하여 제1출력신호 및 제2출력신호를 발생하는 ECL버퍼회로로 구성됨.
[발명의 중요한 용도]
고속을 요구하는 반도체 메모리장치에서 GTL레벨의 신호를 ECL레벨의 신호로 레벨을 상승시키며, 출력되는 신호의 스윙폭은 GTL레벨의 스윙폭으로 유지하므로서, 신호를 고속으로 입출력시킴

公开(公告)号：KR1019980050387A

公开(公告)日：1998-09-15

申请号：KR1019960069195

申请日：1996-12-20

Applicant: 삼성전자주식회사

Inventor： 정철민

IPC: G11C7/00

Abstract: 반도체 메모리 장치에서 고속의 동작을 보장하고 전력의 소모를 최적화하기 위해 개선된 레벨 시프터가 개시된다. 그러한 스케일러블 레벨 시프터는 입력버퍼로서 기능하기 위해 셀프 리셋동작을 보유하는 스케일러블 레벨 시프터임을 특징으로 한다.

公开(公告)号：KR1019980046101A

公开(公告)日：1998-09-15

申请号：KR1019960064390

申请日：1996-12-11

Applicant: 삼성전자주식회사

Inventor： 김은철 ,  정철민

IPC: G11C11/413

Abstract: 본 발명은 버스트 모드를 제어하기 위한 제어신호를 메모리 장치의 내부에서 생성하기 위한 반도체 메모리 장치에 관한 것으로, 본 발명의 목적은 버스트 모드제어신호를 메모리 장치의 내부에서 생성할 수 있는 반도체 메모리 장치를 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 버스트 모드 제어신호를 제공하기 위한 반도체 메모리 장치는 외부에서 유입되는 기입 및 독출제어신호와 칩 인에이블신호의 제1레벨로의 천이에 응답하여 구동신호를 출력하는 제1논리회로와; 상기 구동신호를 클럭신호의 제1에지에 동기되어 천이시키는 다수개의 천이 레지스터들과; 독출 레이턴시 제어신호에 응답하여 상기 천이된 구동신호들이 조합되어 생성되는 상기 버스트 모드 제어신호를 출력하는 제2논리회로를 구비하는 것을 특징으로 한다.

公开(公告)号：KR1019970051307A

公开(公告)日：1997-07-29

申请号：KR1019950047592

申请日：1995-12-07

Applicant: 삼성전자주식회사

Inventor： 정철민 ,  권익수

IPC: G11C11/41

Abstract: 본 발명은 동기형 고속 반도체 메모리 장치 및 그 샘플링신호 생성방법에 관한 것으로서, 특히 장치는 워드라인 선택신호에 응답하여 선택된 노말 셀로부터 리드된 데이터를 비트라인, 블록 센스 증폭기, 데이터라인, 메인 센스 증폭기를 거쳐서 센싱하여 노말 센신신호를 출력하는 노말 셀 어레이부; 제1 더미 워드라인 선택신호에 응답하여 선택된 더미 셀로부터 리드된 데이터를 더미 비트라인, 더미 블록 센스 증폭기, 더미 데이터라인, 더미 메인 센스 증폭기를 거쳐서 센싱하여 더미 센싱신호를 출력하는 더미 셀 어레이부; 더미 센싱신호와 이를 추적하는 더미 샘플링신호의 위상 주파수 차이를 검출하고 이 검출 신호에 응답하여 제1 더미 워드라인 선택신호를 소정 시간 지연시켜서 상기 센싱신호를 추적하는 상기 더미 샘플링신호를 발생하는 더미 샘플링신호 발생기; 내부 워드라인 클럭신호에 응답하여 상기 워드라인 선택신호 및 제2 더미 워드라인 선택신호를 발생하고 상기 검출신호에 응답하여 상기 제2 더미 워드라인 선택신호를 상기 더미 샘플링신호와 유사한 지연시간으로 지연시켜서 노말 센싱신호를 추적하는 노말 샘플링신호를 발생하는 내부제어펄스부; 동적 레벨 변환기; 및 출력버퍼를 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 전압 및 온도조건에 관계없이 항상 센싱 스피드를 추종하는 샘플링신호를 발생할 수 있다.

公开(公告)号：KR1019970012744A

公开(公告)日：1997-03-29

申请号：KR1019950026602

申请日：1995-08-25

Applicant: 삼성전자주식회사

Inventor： 권익수 ,  정철민

IPC: G11C11/407

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
동기식 반도체 메모리장치.
2. 발명이 해결하려고 하는 기술적 과제
동기식 반도체 메모리장치에서 리던던시 디코더의 출력을 동시신호에 동기시켜 출력한다.
3. 발명의 해결방법의 요지
동기식 반도체 메모리장치의 리던던시 디코더회로가, 리던던시 디코딩신호를 발생하는 공통노드와, 공통노드에 병렬 연결되어 리던던시 어드레스를 프로그램할 수 있는 퓨즈들과 연결되고 제어단이 입력 어드레스에 연결되는 스위칭수단들로 구성되어 리던던시 디코딩신호를 발생하는 수단과, 공통노드에 연결되며, 동기신호에 의해 스위칭되어 공통노드의 출력을 리던던시 디코딩신호로 출력하는 수단으로 구성되어, 동기신호의 동작주기에서 리던던시 디코딩신호의 출력통로를 형성하고 비동작주기에서 리던던시 디코딩신호의 출력통로를 차단한다.
4. 발명의 중요한 용도.
동기식 반도체 메모리장치의 리던던시 디코더의 출력을 동기신호에 동기 출력하므로서, 리던던시 속도를 향상시키고 어드레스 스큐 및 동작전류를 방지할 수 있다.

公开(公告)号：KR1019970001345B1

公开(公告)日：1997-02-05

申请号：KR1019930014463

申请日：1993-07-28

Applicant: 삼성전자주식회사

Inventor： 정철민 ,  이정희 ,  안기식 ,  박희철

IPC: H01L27/10

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K19/0013 ,  H03K19/017527

Abstract: The level shifter comprises a level shifter means to output by converting to a CMOS level inputting data of ECL level and inverted data and a delay means to control the power consumption of the level shift means by feeding back and delaying the output signal of the level shift means. The level shift means comprises: a first and second bipolar transistor having a common emitter connected with a base inputting the output signal and the inverted output signal of a sense amplifier; a first clamp means to clamp the voltage of the first bipolar transistor; a second clamp means to clamp the voltage of the second bipolar transistor; a first and a second pull-up transistor having a source electrode connected to a power source voltage and a gate electrode connected to a collector of the first and the second bipolar transistor respectively; and a current mirror means comprising a third and a forth bipolar transistor.

Abstract translation: 电平移位器包括电平移位器装置，通过转换为输入ECL电平和反相数据的CMOS电平的CMOS电平;以及延迟装置，用于通过反馈和延迟电平移位的输出信号来控制电平移位装置的功耗 手段。 电平移位装置包括：第一和第二双极晶体管，具有与输入输出信号的基极连接的公共发射极和读出放大器的反相输出信号; 第一钳位装置用于钳位第一双极晶体管的电压; 用于钳位第二双极晶体管的电压的第二钳位装置; 第一和第二上拉晶体管，其源极连接到电源电压;以及栅电极，分别连接到第一和第二双极晶体管的集电极; 以及包括第三和第四双极晶体管的电流镜装置。

公开(公告)号：KR1019950006336B1

公开(公告)日：1995-06-14

申请号：KR1019920014244

申请日：1992-08-08

Applicant: 삼성전자주식회사

Inventor： 정철민 ,  서영호 ,  최진영 ,  임형규

IPC: G11C11/40

CPC classification number: G11C11/419

Abstract: The circuit has a current sense amplifier connected to a memory cell and a pair of data lines connected to the output stage of the current sense amplifier. A current-voltage converter includes a load formed between a power supply voltage source ad predetermined output nodes controlled by a predetermined block selection signal, a driver circuit formed between the pair of data lines and the output nodes to convert a current difference on the pair of data lines into a voltage, and a pulldown circuit connected to the pair of data lines.

Abstract translation: 电路具有连接到存储单元的电流检测放大器和连接到电流检测放大器的输出级的一对数据线。 电流 - 电压转换器包括在电源电压源与由预定块选择信号控制的预定输出节点之间形成的负载，形成在该对数据线之间的驱动电路和输出节点之间，以将该一对 数据线变为电压，以及连接到该对数据线的下拉电路。