-
-
-
公开(公告)号：KR1020090047775A
公开(公告)日：2009-05-13
申请号：KR1020070113796
申请日：2007-11-08
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11568 , H01L21/28273 , H01L21/28282 , H01L27/11521
Abstract: 본 발명은 비휘발성 기억 소자를 제공한다. 이 소자는 반도체 기판 상에 형성된 터널 절연막, 터널 절연막 상에 형성된 전하 저장막, 전하 저장막 상에 형성된 블로킹 절연막, 및 블로킹 절연막 상에 형성된 제어 게이트 전극을 포함하되, 블로킹 절연막은 연속적으로 적층된 제1 블로킹 절연막, 제2 블로킹 절연막, 및 제3 블로킹절연막을 포함하되, 제 2 블로킹 절연막의 에너지 밴드갭은 제1 블로킹 절연막 및 제3 블로킹 절연막의 에너지 밴드갭 보다 크다.
Flash 메모리, 전하저장막, 블로킹 절연막-
-
-
Patent Agency Ranking
-
公开(公告)号：KR100866948B1
公开(公告)日：2008-11-05
申请号：KR1020030007758
申请日：2003-02-07
Applicant: 삼성전자주식회사
IPC: H01L29/775
CPC classification number: B82Y10/00 , H01L29/7888 , Y10S977/937 , Y10S977/938
Abstract: 메모리 기능을 갖는 단전자 트랜지스터 및 그 제조 방법에 관해 개시되어 있다. 개시된 단전자 트랜지스터는 순차적으로 적층된 제1 기판 및 절연막과, 상기 절연막 상에 적층되어 소오스 영역, 채널영역 및 드레인 영역으로 구분된 제2 기판과, 상기 제2 기판 상에 형성된 터널링 막과, 상기 채널영역에 적어도 하나의 양자점이 형성될 수 있는 간격으로 상기 터널링 막 상에 형성된 적어도 두 개의 트랩층들 및 상기 적어도 두 개의 트랩층들 사이의 상기 터널링 막과 접촉된 게이트 전극을 구비한다. 이러한 단전자 트랜지스터를 이용하면, 구성이 단순하고 단일 게이트 전극을 구비하기 때문에, 제조 공정 및 동작회로를 단순화할 수 있고, 전력 소모도 줄일 수 있다.
-
-
公开(公告)号：KR100652402B1
公开(公告)日：2006-12-01
申请号：KR1020050014087
申请日：2005-02-21
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , B82Y10/00
CPC classification number: H01L29/42324 , H01L29/513 , H01L29/792
Abstract: 반도체 기판 상에 형성되는 게이트 구조물을 포함하는 비휘발성 메모리 소자가 개시된다. 게이트 구조물은, 반도체 기판 상의 제 1 절연막과, 제 1 절연막 상에 형성되고 전하 저장을 위한 스토리지 노드와, 스토리지 노드 상의 제 2 절연막과, 제 2 절연막 상의 제 3 절연막과, 제 3 절연막 상의 제어 게이트 전극을 포함한다. 또한, 제 2 절연막과 제 3 절연막 가운데 적어도 하나 이상의 유전 상수는 제 1 절연막의 유전 상수보다 크다.
-
公开(公告)号：KR1020060117024A
公开(公告)日：2006-11-16
申请号：KR1020050039727
申请日：2005-05-12
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C16/0466 , G11C16/04 , G11C29/50 , G11C29/50004
Abstract: A method for operating an SONOS(Silicon Oxide Nitride Oxide Silicon) memory device is provided to improve the efficiency of writing and erasing processes and to prevent the malfunction of the device by minimizing the decrease of an on-cell current. An SONOS memory device comprises a substrate(10), first and second doped regions(12,14) spaced apart from each other in the substrate, a gate oxide layer between the first and the second doped region on the substrate, a first trap layer on the gate oxide layer, an insulating layer on the first trap layer, and a gate electrode(22) on the insulating layer. While a data writing process is performed on the SONOS memory device, the first doped region, the second doped region, and the gate electrode are applied with a first voltage, a second voltage and a gate voltage, respectively.
Abstract translation: 提供了用于操作SONOS（氧化硅氮化物氧化物硅）存储器件的方法，以提高写入和擦除处理的效率，并且通过最小化单元电流的降低来防止器件的故障。 SONOS存储器件包括衬底（10），在衬底中彼此间隔开的第一和第二掺杂区（12,14），在衬底上的第一和第二掺杂区之间的栅极氧化层，第一陷阱层 在栅极氧化物层上，在第一陷阱层上的绝缘层和绝缘层上的栅电极（22）。 当在SONOS存储器件上进行数据写入处理时，第一掺杂区域，第二掺杂区域和栅电极分别被施加第一电压，第二电压和栅极电压。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.021 seconds)
