公开(公告)号：KR1019970056511A

公开(公告)日：1997-07-31

申请号：KR1019950052689

申请日：1995-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 여순일 ,  신희천 ,  이행우 ,  박성모 ,  곽명신

IPC: H04L12/28

公开(公告)号：KR1019970056142A

公开(公告)日：1997-07-31

申请号：KR1019950053689

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성모 ,  이행우 ,  신희천 ,  여순일 ,  곽명신 ,  남기수

IPC: H04L7/00

Abstract: 본 발명은 동기식 다중화 구조의 하위 계층에서 포인터 생성회로에 관한 것으로서, 종래의 포인터 생성회로에 업/다운 카운터를 이용한 포인터 값 생성수단과, 3개의 프레임을 래치하여 포인터를 비교하는 3프레임 래치 및 포인터 비교수단을 부가하여 업 카운터와 다운 카운터의 병렬 연결로 데이타의 유효성을 향상시킬 수 있고, 연속적인 오류에 대해서 잘못된 포인터 값을 생성하는 문제점을 3개의 프레임과 다운 카운터 방법으로 비교하여 포인터를 생성하므로서 포인터 값의 신뢰성을 개선한 것이다.

公开(公告)号：KR1019970055573A

公开(公告)日：1997-07-31

申请号：KR1019950053659

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 김대용 ,  곽명신

IPC: H03L7/16

Abstract: 종래의 CMOS 소자기술로 제작된 직접 디지털 주파수 합성기(DDS)의 합성된 주파수는 최대 동작 클럭 주파수의 1/4에 해당하는 낮은 출력 주파수 때문에 DDS 단독으로는 50 MHz 이상의 고주파 합성기로서는 부적당하였다.
종래 기술의 단점인 저주파수 출력을 개선하기 위하여, 병렬 연결된 파이프라인 구조의 위상누산기, 및 잡음성형기를 포함하는 것을 특징으로 하여, 최종 출력이 DDS 한 개의 출력 주파수보다도 4배 혹은 그 이상의 합성된 출력 주파수를 얻을 수 있도록 구성하였고, 종래의 저전력 CMOS 소자 기술로 제작할 경우 소형화와 저전력화가 가능하다.

公开(公告)号：KR1019970052941A

公开(公告)日：1997-07-29

申请号：KR1019950053640

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 강진영 ,  곽명신

IPC: H01L21/3205

Abstract: 본 발명은 반도체 소자의 금속배선방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 반도체 소자의 금속배선 과정에 있어서 Cu 등과 같은 식각이 어려운 금속의 배선을 용이하게 형성시킬 수 있는 금속배선방법에 관한 것이다.
본 발명에 따른 반도체 소자의 금속배선방법은, 감광제를 사용하여 웨이퍼의 절연층(1)을 음각으로 식각하여 소정의 배선구조에 따라 도랑(2)을 형성하는 과정; 상기한 과정에 의해 형성된 도랑(2)의 내면에 흡착 촉진물(3)을 도포하는 과정; 상기한 과정에 의해 도랑(2)이 형성된 웨이퍼를 배선금속의 용액에 침적하여 도랑(2) 내부에 대한 배선금속의 흡착에 의해 웨이퍼 상에 금속세선(4)을 형성하는 과정; 및, 상기한 과정에 의해 금속세선(4)이 형성된 웨이퍼의 표면을 평탄화하는 과정을 포함한다.

公开(公告)号：KR1019950011625B1

公开(公告)日：1995-10-06

申请号：KR1019930027623

申请日：1993-12-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 채상훈 ,  박문양 ,  곽명신 ,  최해욱

IPC: H03K27/00

CPC classification number: H03L7/087 ,  H03L7/0891 ,  H03L7/14 ,  H04J3/0688 ,  H04L7/0083 ,  H04L7/033

Abstract: a main oscillation loop for holding an installed reference clock by using transmitted input data; a self oscillation loop which operates when a line is short-circuited or when restoring after power off by using a reference clock in a multiplexing device; a loop selection switch connected to the main oscillation loop and self oscillation loop, for operating the main oscillation loop at a normal operation and the self oscillation loop when a line is short-circuited or when restoring power; a data signal sensing unit connected to the loop selection switch, for sensing the data signal on a transmission line to sense the short-circuiting of the transmission line; and a power sensing circuit connected to the loop selection switch, for sensing the power state to sense the power restoring state when restoring the power.

Abstract translation: 主振荡环路，用于通过使用传输的输入数据保持安装的参考时钟; 当线路短路时或当通过在多路复用装置中使用参考时钟而在掉电后恢复时工作的自振荡环路; 连接到主振荡环路和自振荡环路的环路选择开关，用于在正常操作时操作主振荡环路，以及当线路短路或恢复供电时的自振荡环路; 连接到环路选择开关的数据信号感测单元，用于感测传输线上的数据信号，以感测传输线的短路; 以及连接到所述环路选择开关的功率感测电路，用于在恢复所述电力时感测所述功率状态以感测所述功率恢复状态。