-
公开(公告)号：KR100218671B1
公开(公告)日：1999-09-01
申请号：KR1019960040112
申请日：1996-09-16
Applicant: 한국전자통신연구원
IPC: H04B7/005
Abstract: 본 발명은 무선 환경에서 고속 전송시 요구되는 주파수 선택적 레일레이 페이딩(Frequency Selectiv Rayleigh Fading : 무선 이동 통신 환경 하에서 지연퍼짐에 의해 발생하게 되는 페이딩)에 대한 보상 및 심볼간 간섭(ISI) 제거를 위한 주파수 선택적 레일레이 페이딩(Frequency Selectiv Rayleigh Fading) 보상 시스템에 관한 것이다.
-
公开(公告)号：KR100171013B1
公开(公告)日：1999-03-30
申请号：KR1019950040298
申请日：1995-11-08
Applicant: 한국전자통신연구원
IPC: H04L27/34
Abstract: 본 심벌동기추출방법은 다단 직각진폭변조기에 있어서 종래에 비해 동기추출성능의 저하없이 계산량을 줄여 보다 간단하게 심벌동기를 추출할 수 있는 향상된 방법으로서, 본 방법은 데이타가 입력되면, 절대값을 취하는 단계; 입력된 데이타에 대한 동기값이 추출되었는 지를 판단하는 단계; 동기값이 추출되었으면 출력하는 단계; 동기값이 추출되지 않았으면, 심벌주기동안 최대치와 최소치를 구하는 단계; 심벌주기동안 구해진 최소치와 최대치를 기준으로 구해진 최대치와 최소치가 동기값을 추출할 수 있는 유효한 영역인지를 판단하는 단계; 판단결과, 유효한 영역에 해당되면, 구해진 최대치의 위치값이 이전 심벌의 최대치의 위치값과 동일한 지를 판단하는 단계; 판단결과, 동일하면, 카운트값을 증가시키는 단계; 증가된 카운트값과 소정의 임계값을 비교하여 소정의 임계값보다 증가된 카운트값이 크면 구해진 최대치의 위치값을 심벌의 동기값으로 추출하는 단계를 포함하여 수행된다.
-
公开(公告)号：KR100171012B1
公开(公告)日：1999-03-30
申请号：KR1019950043029
申请日：1995-11-22
Applicant: 한국전자통신연구원
IPC: H04L27/34
Abstract: 본 발명은 16 QAM(Quadrature amplituded modulation) 시스템의 DSP 보드를 이용한 송신패턴의 발생과 이의 파형 성형된 신호를 다른 DSP보드에서 수신하여 적절한 샘플링 포인트에서 선택된 심벌의 심벌오율을 실시간으로 구하기 위한 방법으로, 소정 비트의 직교 진폭 변조 시스템내 구비되어 있는 다수개의 신호처리 수단중 임의의 신호처리 수단으로 하여금 송신패턴을 발생시키되, 16 QAM의 16개의 심벌중에 어느 시간에 어떤 심벌을 전송할 것인가를 결정하고, 전송심벌들에 대하여 PN의 패턴을 적용하여 정해진 대역내에서 모든 주파수 특성을 갖게하여 형성된 데이타를 언사인드 롱(Unsigned Long)으로 선언된 테이블에 저장하고, 저장된 데이타를 아날로그 신호로 변환하여 전송하는 제1과정과, 송신되어지는 파형 생성된 신호의 적절한 샘플링 포인트를 유출해내는 알고리즘을 통해 샘플링된 심벌들을 다른 임의의 신호처리수단에서 수신하는 제2과정과, 수신된 파형신호를 설정된 포인트에서 선택된 심벌의 심벌오율을 실시간으로 계산하여 심벌동기를 매칭시키는 제3과정을 포함하는 것을 특징으로 하는 다단변복조 송수신 시스템에서의 심벌오율 측정방법.
-
公开(公告)号：KR1019970056497A
公开(公告)日：1997-07-31
申请号：KR1019950047073
申请日：1995-12-06
Applicant: 한국전자통신연구원
IPC: H04L27/34
Abstract: 본 발명은 16QAM에서의 심볼타임이 동기를 위해서 블럭으로 데이타를 입력 받을 때 AD 변환기의 샘프링 주파수의 드리프트에 의한 영향을 고려한 심볼 타이밍 동기의 블럭 제어방법에 관한 것이로, 데이타 블록의 앞과 뒤에 히더와 꼬리를 부가하는 제1과정과; 버퍼에 쌓을 위치를 계산하는 제2과정과; 데이타를 입력받는 제3과정과; 위에서 계산한 버퍼의 위치에 따라 쌓는 제4과정과; Accumulator를 초기화시키는 제5과정과; M(8)-cyclic accumulation을 할 때 시작점을 16부터 시작해서 마지막 점은 한 블럭(버퍼 끝점에서 16개를 제외한) 까지만 누적시키는 제6과정과; Accumulator에서 가장 큰 값을 찾음으로써 샘플링 타이밍을 선택하는 제7과정; 및 찾은 샘플링 포인트로부터 오프셋을 구하는 제8과정을 포함하는 것을 특징으로 하는 실시간 심볼 타이밍 동기 블럭 제어방법을 적용함으로써 CPU간의 통신량을 줄였으며 실시간 처리에서 AD 변환기의 샘프링 주파수의 드리프트의 의한 영향을 제거하는 효과가 있다.
-
公开(公告)号：KR1019970031623A
公开(公告)日：1997-06-26
申请号：KR1019950043029
申请日：1995-11-22
Applicant: 한국전자통신연구원
IPC: H04L27/34
Abstract: 본 발명은 16 QAM(Quadrature amplituded modulation) 시스템의 DSP 보드를 이용한 송신 패턴의 발생과 이의 파형 성형된 신호를 다른 DSP보드에서 수신하여 적절한 샘플링 포인트에서 선택된 심벌의 심벌오율을 실시간으로 구하기 위한 방법으로, 소정비트의 직교 진폭 변조 시스템내 구비되어 있는 다수개의 신호처리수단중 임의의 신호처리수단으로 하여금 송신 패턴을 발생시키는 제1과정과, 송신되어지는 파형 생성된 신호를 다른 임의의 신호처리수단에서 수신하는 제2과정과, 수신된 파형신호를 설정된 샘플링 포인트에서 선택된 심벌의 심벌오율을 실시간으로 계산하는 제3 과정을 포함하는 것을 특징으로 하는 다단변복조 송수신 시스템에서의 심벌오율 측정방법이다.
-
Patent Agency Ranking
公开(公告)号：KR1019970031531A
公开(公告)日：1997-06-26
申请号：KR1019950040299
申请日：1995-11-08
Applicant: 한국전자통신연구원
IPC: H04L7/04
Abstract: 본 발명은 QAM 신호의 프레임 동기 검출방법에 관한 것으로, 특히 현재의 프레임 동기를 찾기 위해 과거의 프레임 동기 정보의 도움을 얻어서 보다 정확하게 프레임 동기를 구할 수 있도록 된 PSAM(Pilot Symbol Assisted Modulation)방식을 적용한 QAM 신호의 프레임 동기 검출방법에 관한 것으로, 이동통신시스템에 적용되는 QAM 신호의 프레임 동기 검출방법에 있어서, 프레임 동기 획득에 필요한 데이타(Data)에서 과거의 어큐뮬레이터(Accumulator) 값을 계속 저장하는 제 1 단계; 저장된 과거의 어큐뮬레이터 값에 일정한 가중치(λi)를 곱한 후, 현재의 어큐뮬레이터 값과 평균을 취하여 전체 어큐뮬레이터(Total Accumulator) 값을 구하는 제 2 단계; 계산된 전체 어큐뮬레이터의 값중에서 가장 큰값의 위치를 프레임 동기로 검출하는 제3 단계를 포함하는 것을 특징으로 하여 레일리 페이딩 환경하에서 QAM에 PSAM 방식을 적용하였을때 더욱 정확하게 프레임 동기를 찾을 수 있는 효과가 있다.
-
公开(公告)号：KR1019970004498A
公开(公告)日：1997-01-29
申请号：KR1019950017181
申请日：1995-06-23
Applicant: 한국전자통신연구원
IPC: H04L7/00
Abstract: 본 발명은 16QAM TCM의 심볼 타이밍 동기에서 필터에 의한 파형정형방법에 관한 것으로서, 종래 다중레벨 변조방식인 QAM에서는 피크가 정확한 샘플 포인트가 되지 않았기 때문에 레이즈로 코사인 필터로 파형정형을 했을 때 정확한 동기를 찾기 어려웠던 문제점을 해결하기 위해 입력된 인접심볼 사이의 신호레벨을 비교하여 구한 차신호를 이용하여 스케일과 시프트를 구한 후, 이 차신호를 소정 기준레벨과 비교한 결과에 따라 상승패턴 또는 하강패턴 이전파형을 갖는 파형정형을 함으로써 완전히 상호 심볼 간섭이 전혀 없는 파형을 생성할 수가 있고, 잡음이 없는 이상적인 상황에서는 정확한 샘플 포인트를 찾을 수가 있는 것이다.
-
公开(公告)号：KR1019950028317A
公开(公告)日：1995-10-18
申请号：KR1019940005784
申请日：1994-03-22
Applicant: 한국전자통신연구원
IPC: H03K21/00
Abstract: 본 발명은 주파수 분주기 구성에 대한 부담을 줄일 수 있으며 임의의 주기와 파형을 가지는 클럭과 신호를 동시에 여러가지 형태로 생성할 수 있는 메모리 소자를 이용한 프로그래밍이 가능한 주파수 분주기에 관한 것으로, 입력클럭을 원하는 만큼 분주할 수 있을뿐만 아니라 임의의 파형을 발생시킬 수 있으며 출력클럭의 분해능도 프로그램에 따라 입력 클럭의 주기만큼 정밀하게 설정할 수 있으며, 회로의 변경이 없는 상태에서도 클럭의 분주비를 가변시킬 수 있으며, 동시에 여러개의 분주 클럭을 얻을 수 있으며, 임의의 파형에 대한 출력도 회로의 변경이 없이 프로그래밍에 의해 간단히 얻을 수 있다. 그리고, 높은 주파수와 클럭을 분주하여 낮은 주파수의 클럭을 사용하는 통신장비의 등기회로 및 예측이 가능한 임의의 데이타 파형을 발생하기 위한 패턴 생성기 및 클럭 분주를 정밀하게 하고자하는 모든 기기에 사용이 가능하며, 특히 컴퓨터와 연동이 가능하여 프로세서를 장착한 장비에서는 하나의 회로로 여러개의 클럭을 발생시킬 수 있으며 프로그램에 의해 가변이 가능한 클럭 원으로써 사용이 가능한 효과가 있다.
-
-
-
-
-
-
-
-
Search Results
229
records
(took 0.021 seconds)
