패킷 전송의 최적 경로 선택 장치 및 그 방법
    121.
    发明授权
    패킷 전송의 최적 경로 선택 장치 및 그 방법 失效
    用于选择最佳分组传输路径的设备及其方法

    公开(公告)号:KR100670808B1

    公开(公告)日:2007-01-19

    申请号:KR1020050030718

    申请日:2005-04-13

    Abstract: 본 발명은 동일 비용 다중 경로(Equal Cost Multi-Path: ECMP)를 지원하는 라우터에서 패킷의 전송 경로 선택에 장치에 관한 것이다.
    본 명세서에서 개시하는 패킷 전송의 최적 경로 선택 장치는 ECMP를 지원하는 패킷 처리 시스템에 유입된 패킷의 특정 필드의 필드 값을 추출하는 필드 값 추출부; 상기 추출한 필드 값의 해싱(hashing)값을 산출하는 해싱값 산출부; 및 상기 산출된 해싱값을 근거로 하여 상기 유입된 패킷을 외부로 전송하기 위해 여러 전송 경로 중 최적의 경로를 선택하는 최적 경로 선택부를 포함하여 본 발명의 목적 및 기술적 과제를 달성한다.

    동일 계층 인터페이스를 갖는 디바이스간의 정합을 위한방법 및 장치
    122.
    发明公开
    동일 계층 인터페이스를 갖는 디바이스간의 정합을 위한방법 및 장치 失效
    用于桥接具有相同层的界面的装置的方法和装置

    公开(公告)号:KR1020060067805A

    公开(公告)日:2006-06-20

    申请号:KR1020050067819

    申请日:2005-07-26

    Abstract: 본 발명은 OIF에서 권고하는 SPI-3 인터페이스를 사용하는 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 정합할 수 있도록 제어 신호를 중계하는 방법 및 장치에 관한 것으로, 본 발명에 의하면 SPI-3 인터페이스를 사용하는 물리 계층 디바이스들 사이에서는 링크 계층 디바이스의 역할을, 링크 계층 디바이스들 사이에서는 물리 계층 디바이스의 역할을 하는 브리지 장치를 두어 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 직접 연결하는 경우에 제어 신호가 충돌하지 않도록 함으로써 기존에 사용되고 있는 디바이스들의 변형 없이도 동일 계층의 디바이스들간에도 제어 신호의 교환을 통한 데이터의 송수신이 가능해진다.
    OIF, SPI-3, POS-PHY

    라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치 및그 방법
    123.
    发明公开
    라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치 및그 방법 失效
    路由器控制路径结构自动路由设置的方法及方法

    公开(公告)号:KR1020060066335A

    公开(公告)日:2006-06-16

    申请号:KR1020040104905

    申请日:2004-12-13

    CPC classification number: H04L45/56 H04L45/60 H04L49/25

    Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
    본 발명은 라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치 및 그 방법에 관한 것임.
    2. 발명이 해결하려고 하는 기술적 과제
    본 발명은 라우터 시스템에서 프로세서 간에 복수의 제어 경로(Control Path)를 구성하고, 프로세서가 하나의 이더넷 채널과 주소로 다른 프로세서와 통신 가능하게 하며, 제어 경로(Control Path)상의 루프 현상을 자동 제거하게 함으로써, 프로세서의 부하를 낮추고, 제어 경로(Control Path) 구성과 고장 대응 방법을 단순화시켜 라우터 시스템의 신뢰성과 가용성을 높이고, 시스템 확장에 있어 설계와 구현의 용이함을 높일 수 있는 라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치 및 그 방법을 제공하는데 그 목적이 있음.
    3. 발명의 해결방법의 요지
    본 발명은, 상기 엘2(L2) 메인보드의 전원을 감시하기 위한 전원감시수단; 상기 엘2(L2) 메인보드를 관리하기 위한 프로세싱 수단; 상기 엘2(L2) 메인보드(110)들을 연결하기 위한 에지 엘2(L2) 스위치와 상기 에지 엘2(L2) 스위치를 연결하기 위한 코어 엘2(L2) 스위치를 포함하는 엘2(L2) 스위칭 수단; 및 상기 전원감시수단의 출력 신호와 상기 프로세싱 수단의 출력 신호와, 상대 엘2(L2) 메인보드의 작동 상태 입력과, 상기 엘2(L2) 메인보드의 슬롯 식별자와, 상기 엘2(L2) 스위 칭 수단에 연결된 이더넷 링크 상태 입력을 받아 그 정보를 보관하고, 자신의 동작 상태를 알리기 위한 엘2(L2) 스위치 제어수단을 포함한다.
    4. 발명의 중요한 용도
    본 발명은 통신 시스템 등에 이용됨.
    라우터, 제어 경로(Control Path), 이더넷, 코어 스위치, 에지 스위치, 제어 로직

    멀티프로토콜 라인 인터페이스 지원 장치
    124.
    发明授权
    멀티프로토콜 라인 인터페이스 지원 장치 失效
    支持多协议线路接口的设备

    公开(公告)号:KR100537900B1

    公开(公告)日:2005-12-20

    申请号:KR1020030013608

    申请日:2003-03-05

    Abstract: 본 발명은 라우터상에서 사용자가 요구하는 다양한 라인 인터페이스를 유연하게 구성할 수 있게 하는(플렉시블한 프로토콜 대응성을 갖는) 라인 카드의 멀티프로토콜 라인 인터페이스 지원 장치에 관한 것으로 물리계층 카드의 실장 및 탈장을 자동으로 감지하고, 물리계층 카드가 실장되는 경우에 실장되는 카드의 라인 인터페이스 전송 프로토콜을 자동으로 인지하여 물리계층 카드를 구동시키는 구동 모듈을 구비한 라인 카드를 포함하며, 상기 라인 카드를 라우터에 다수개 구비시킴으로써 상기 라인 인터페이스의 변경 또는 추가가 발생되는 경우에 변경 또는 추가되는 전송 프로토콜에 대응할 수 있음을 그 특징으로 하는 장치를 제공한다.

    멀티프로토콜 라인 인터페이스 지원 장치
    125.
    发明公开
    멀티프로토콜 라인 인터페이스 지원 장치 失效
    提供多协议线路接口的设备

    公开(公告)号:KR1020040051468A

    公开(公告)日:2004-06-18

    申请号:KR1020030013608

    申请日:2003-03-05

    CPC classification number: H04L69/18 G06F13/387 H04L49/602

    Abstract: PURPOSE: An apparatus for supplying a multi protocol line interface is provided, in which the line interface change and addition in the router system is available with very low cost. CONSTITUTION: An apparatus for supplying a multi protocol line interface includes a line card(12) provided with a physical layer driving module. The physical layer driving module senses the mount and dismount of the physical layer card(6) and drives the physical layer card(6) by automatically recognizing the line interface transmission protocol of the mounted card when the physical layer card(6) is mounted.

    Abstract translation: 目的:提供一种用于提供多协议线路接口的设备,其中路由器系统中的线路接口改变和添加以非常低的成本可用。 构成:用于提供多协议线路接口的设备包括设置有物理层驱动模块的线路卡(12)。 当安装物理层卡(6)时,物理层驱动模块通过自动识别安装的卡的线路接口传输协议来感测物理层卡(6)的安装和卸载并驱动物理层卡(6)。

    라우터의 라인 인터페이스 모듈 및 이를 구비한 라우팅시스템
    126.
    发明公开
    라우터의 라인 인터페이스 모듈 및 이를 구비한 라우팅시스템 失效
    线路接口模块在路由器和路由系统中具有相同的功能

    公开(公告)号:KR1020030094464A

    公开(公告)日:2003-12-12

    申请号:KR1020020031365

    申请日:2002-06-04

    CPC classification number: H04L45/60 G06F13/4004 H04L49/351

    Abstract: PURPOSE: A line interface module in a router and a routing system having the same are provided to integrate many line interfaces into a single line interface module and to execute fault management, inter-processor connection, switch interfacing, etc., through the line interface module. CONSTITUTION: A line interface module(10) consists of a sub switching card(13) and a backplane(14). The sub switching card(13) comprises line cards(11,12), a sub switch(131), and switch input-output buffers(133,134). The backplane(14) connects between the line cards(11,12) and the sub switching card(13). Each line card(11,12) comprises physical link ports(111,114,121,124), physical layer interface parts(112,15,122,125), and network processors(113,116,123,126). The network processors(113,116,123,126) process the packet switching and forwarding function of an OSI(Open System Interconnection) 3/4+ layer. The sub switch(131) executes sub switching to target data channels for the data supplied from the line cards(11,12) and the switch input-output buffers(133,134). The switch input-output buffers(133,134) buffer the data inputted/outputted between the switch of a routing system and the sub switch(131).

    Abstract translation: 目的:提供路由器中的线路接口模块和具有该线路接口模块的路由系统,以将许多线路接口集成到单线接口模块中,并通过线路接口执行故障管理,处理器间连接,交换机接口等 模块。 构成:线路接口模块(10)由子交换卡(13)和背板(14)组成。 副开关卡(13)包括线路卡(11,12),子开关(131)和开关输入输出缓冲器(133,134)。 背板(14)连接在线路卡(11,12)和子交换卡(13)之间。 每个线卡(11,12)包括物理链路端口(111,114,121,124),物理层接口部分(112,15,122,125)和网络处理器(113,116,123,126)。 网络处理器(113,116,123,126)处理OSI(开放系统互连)3/4 +层的分组交换和转发功能。 子开关(131)对从线卡(11,12)和开关输入 - 输出缓冲器(133,134)提供的数据执行对目标数据通道的子切换。 开关输入输出缓冲器(133,134)缓冲在路由系统的交换机和子交换机(131)之间输入/输出的数据。

    이더넷 스위칭 장치를 이용한 아이피씨 메시지 교환장치및 방법
    127.
    发明授权
    이더넷 스위칭 장치를 이용한 아이피씨 메시지 교환장치및 방법 失效
    이더넷스위칭장치를이용한아이피아메시지교환장치및방

    公开(公告)号:KR100396843B1

    公开(公告)日:2003-09-02

    申请号:KR1020000070425

    申请日:2000-11-24

    Abstract: PURPOSE: An apparatus and a method for exchanging an IPC(Inter Processor Communication) message using an ethernet switching device are provided to install the ethernet switching device in a module matching backplane of an ATM(Asynchronous Transfer Mode) switch, construct an IPC message dedicated star ethernet network, and transmit and receive the IPC message using an ethernet switching method. CONSTITUTION: An ethernet switching device(112) switches a path of an IPC ethernet frame transmitted from a transmission side processor and transmits the IPC ethernet frame to a receipt side processor. Each processor connects to a star ethernet network centering around the ethernet switching device(112). The ethernet switching device(112) is embedded in a main processor module(110).

    Abstract translation: 目的:提供一种使用以太网交换设备交换IPC(处理器间通信)消息的设备和方法,以将以太网交换设备安装在与ATM(异步传输模式)交换机的背板匹配的模块中,构建IPC消息专用 使用以太网交换方法发送和接收IPC消息。 构成:以太网交换设备(112)切换从传输侧处理器发送的IPC以太网帧的路径,并将IPC以太网帧发送到接收侧处理器。 每个处理器连接到围绕以太网交换设备(112)的星形以太网网络。 以太网交换设备(112)嵌入在主处理器模块(110)中。

    고속 브이씨 머지 가능 비동기 전달 모드 교환 시스템 및그에 적용되는 브이씨 머지 셀 구별 방법
    128.
    发明授权
    고속 브이씨 머지 가능 비동기 전달 모드 교환 시스템 및그에 적용되는 브이씨 머지 셀 구별 방법 失效
    고속브이씨머지가능비동기전달모드교환시스템및그에적용되는브이씨머지셀구별방

    公开(公告)号:KR100382361B1

    公开(公告)日:2003-05-09

    申请号:KR1020010052551

    申请日:2001-08-29

    Abstract: PURPOSE: An asynchronous transfer mode switching system capable of merging a high speed VC(Virtual Channel) and a VC merge cell identifying method applied to the same are provided to identify a retrieval pointer of a transmitter with a storage pointer of a receiver, thereby extracting the same packet cells without delay of VC-merged cell stream. CONSTITUTION: A merge transmission scheduler stores received cells in a queue(401), and transmits information cells having a VC-merge start state(402). The scheduler sequentially transmits the stored cells(403). When cells to be transmitted do not exist, the scheduler calculates the number of pairs, and transmits information cells with continuing states(404). The scheduler transmits information cells with end states(405), and initializes a queue management pointer(406). The scheduler sequentially stores general cells in an input queue(407). The scheduler changes the queue management pointer(408). The scheduler initializes the input queue(409).

    Abstract translation: 目的:提供一种能够合并高速VC(虚拟频道)和应用于其的VC合并单元识别方法的异步传输模式切换系统,以识别具有接收器的存储指针的发射器的检索指针,从而提取 没有VC合并信元流延迟的相同分组信元。 构成:合并传输调度器将接收的信元存储在队列中(401),并发送具有VC合并开始状态的信息信元(402)。 调度器顺序发送存储的单元(403)。 当不存在要发送的信元时,调度器计算配对的数量,并且发送具有持续状态的信息信元(404)。 调度器发送具有结束状态的信息单元(405),并初始化队列管理指针(406)。 调度器将普通单元顺序地存储在输入队列中(407)。 调度器改变队列管理指针(408)。 调度程序初始化输入队列(409)。

    전송라인보드의 가변적 이중화가 가능한 ATM 스위치시스템 및 그 방법
    129.
    发明公开
    전송라인보드의 가변적 이중화가 가능한 ATM 스위치시스템 및 그 방법 失效
    具有可变变换传输线的ATM开关系统及其方法

    公开(公告)号:KR1020030021024A

    公开(公告)日:2003-03-12

    申请号:KR1020010054454

    申请日:2001-09-05

    Abstract: PURPOSE: An ATM switch system capable of variably dualizing transmission line boards and a method thereof are provided to add variable dualization function of the transmission line boards, thereby reducing transmission cost of a system and reducing cost for expanding switch boards. CONSTITUTION: Switching elements(201a,201b) receive ATM(Asynchronous Transfer Mode) cells for switching the ATM cells. Input switch interfaces(203-1a,...,203-na,203-1b,...,203-nb) receive the ATM cells through a plurality of paths for transmitting to the switching elements(201a,201b). Output switch interfaces(204-1a,...,204-na,204-1b,...,204-nb) receive the switched ATM cells from the switching elements(201a,201b) to transmit to the outside. Switch interface control units(202a,202b) controls to transmit the ATM cells in the first mode or the second mode. In the first mode, only ATM cells input through any one path are transmitted to the switching element(201a,201b). In the second mode, the ATM cells are transmitted through each independent path in the switching element(201a,201b).

    Abstract translation: 目的:提供一种能够对传输线路板进行可变二元化的ATM交换机系统及其方法,以增加传输线路板的可变二元化功能,从而降低系统的传输成本,降低扩展交换板的成本。 构成:开关元件(201a,201b)接收用于切换ATM单元的ATM(异步传输模式)单元。 输入开关接口(203-1a,...,203-na,203-1b,...,203-nb)通过多条路径接收ATM信元,以便传送给开关元件(201a,201b)。 输出开关接口(204-1a,...,204-na,204-1b,...,204-nb)从开关元件(201a,201b)接收切换的ATM信元以向外部发送。 开关接口控制单元(202a,202b)控制以第一模式或第二模式发送ATM信元。 在第一模式中,仅通过任何一个路径输入的ATM信元被传送到开关元件(201a,201b)。 在第二模式中,ATM信元通过开关元件(201a,201b)中的每个独立路径发送。

    고속 브이씨 머지 가능 비동기 전달 모드 교환 시스템 및그에 적용되는 브이씨 머지 셀 구별 방법
    130.
    发明公开
    고속 브이씨 머지 가능 비동기 전달 모드 교환 시스템 및그에 적용되는 브이씨 머지 셀 구별 방법 失效
    可用于合并高速VC和VC合并细胞识别方法的异步传输模式切换系统

    公开(公告)号:KR1020030019677A

    公开(公告)日:2003-03-07

    申请号:KR1020010052551

    申请日:2001-08-29

    CPC classification number: H04L12/5601 H04L49/3081 H04L2012/5658 H04Q11/0478

    Abstract: PURPOSE: An asynchronous transfer mode switching system capable of merging a high speed VC(Virtual Channel) and a VC merge cell identifying method applied to the same are provided to identify a retrieval pointer of a transmitter with a storage pointer of a receiver, thereby extracting the same packet cells without delay of VC-merged cell stream. CONSTITUTION: A merge transmission scheduler stores received cells in a queue(401), and transmits information cells having a VC-merge start state(402). The scheduler sequentially transmits the stored cells(403). When cells to be transmitted do not exist, the scheduler calculates the number of pairs, and transmits information cells with continuing states(404). The scheduler transmits information cells with end states(405), and initializes a queue management pointer(406). The scheduler sequentially stores general cells in an input queue(407). The scheduler changes the queue management pointer(408). The scheduler initializes the input queue(409).

    Abstract translation: 目的:提供能够合并高速VC(虚拟通道)和应用于其的VC合并小区识别方法的异步传输模式切换系统,以识别发射机的检索指针与接收机的存储指针,从而提取 相同的分组信元没有VC合并的小区流的延迟。 构成:合并传输调度器将接收的小区存储在队列(401)中,并发送具有VC合并开始状态的信息单元(402)。 调度器依次发送存储的单元(403)。 当要发送的小区不存在时,调度器计算配对数,并发送具有连续状态的信元(404)。 调度器发送具有终止状态的信息单元(405),并初始化队列管理指针(406)。 调度器将通用单元顺序存储在输入队列(407)中。 调度程序更改队列管理指针(408)。 调度程序初始化输入队列(409)。

Patent Agency Ranking