-
公开(公告)号：KR100152345B1
公开(公告)日：1998-10-01
申请号：KR1019950015732
申请日：1995-06-14
Applicant: 삼성전자주식회사
IPC: H01L29/812 , H01L21/335
CPC classification number: H01L29/7394 , H01L29/7398
Abstract: 1.청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 혼성 쇼트키 주입 전계 효과 트랜지스터에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제:
종래의 혼성 쇼트키 주입 전계 효과 트랜지스터(HSINFET)에서는 LIGBT 및 SINFET와 스위칭속도와 래치업 전류 및 순방향 전압강하들을 비교할 때 선택적 이점을 고르면 스위칭속도에 있어서는 SINFET, 상기 HSINFET 및 LIGBT 순으로 빠르고, 래치업 전류에 있어서는 상기 LIGBT, HSINFET 및 SINFET 순으로 제한전류가 크고, 순방향 전압강하에 있어서는 LIGBT, 상기 HSINFET 및 SINFET 순으로 작다. 스위칭속도와 래치업전류 및 순방향 전압 강하 모두가 양호하다. 그러나. 상기 모든 부분에 큰 영향을 주는 순방향 전압강하가 비교적 크다는 문제점을 가지고 있다.
3.발명의 해결방법의 요지:
종래의 HSINFET의 문제점인 순방향 전압강하를 줄이기 위해 본 발명의 HSINFET는 트랜치 구조의 애노드 전극을 형성시키고, 또한 트랜치 하부에 넓은 영역을 가지는 제2도전형(P형)의 확산영역을 형성하고 쇼트키 접촉을 확장하여 보다 많은 전류를 이동시켜 종래의 HSINFET에서의 스위칭속도와 래치업 전류를 변화시키지 않고 순방향 전압강하 특성을 향상시켰다.
4.발명의 중요한 용도:
스위칭속도와 래치업전류를 변화시키지 않고, 순방향 전압강하특성을 향상시켜서 동작하는데 소모되는 소비전력을 보다 줄일 수 있는 소자로서 중요하다.-
公开(公告)号：KR1019970063774A
公开(公告)日：1997-09-12
申请号：KR1019960002634
申请日：1996-02-03
Applicant: 삼성전자주식회사
IPC: H01L29/70
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
트랜지스터의 채널 영역과 소오스와 드레인 영역 사이에 일정간격에 비도핑된 부분을 가지는 오프셋 트랜지스터에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
낮은 누설전류를 가지는 트랜지스터 및 그 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지
절연기판의 상부에 폴리실리콘 또는 무정질 실리콘으로 이루어진 실리콘막을 도포하고, 상기 실리콘막 상부에 실리콘 산화막으로 이루어진 게이트 절연층을 코팅하는 제1공정과, 상기 게이트 절연층상부에 금속이나 전도성 물질 또는 폴리실리콘 막등으로 이루어진 게이트 전극을 증착하여 포토 리토그래피로 채널 폭에 대응하는 주 게이트 전극과 오프셋 폭에 대응하는 부 게이트 전극으로 분리하여 식각하는 제2공정과, 상기 게이트 절연 층내에 상기 오프셋 영역을 형성하기 위하여 상기 주 게이트 전극과 부 게이트 전극의 상부의 포토 레지스터를 소정의 조건으로 리플로우하기 위한 제3공정과, 상기 리플로우된 포토 레지스터에 의해 도포되지 않은 부분의 게이트 절연층을 식각하고 상기 포토 레지스터를 제거하는 제4공정과, 상기 제4공정을 통 결과물의 상기 폴리실리콘내의 드레인과 소오스 영역을 형성하기 위하여 상기 주 게이트 전극과 부 게이트 전극과 식각되지 않은 상기 오프셋 영역에 대하여 자기－정렬로 이온주입을 수행하는 제5공정으로 이루어지는 것을 요지로 한다.
4. 발명의 중요한 용도
트랜지스터 제조방법에 적합하다.-
公开(公告)号：KR1019960043266A
公开(公告)日：1996-12-23
申请号：KR1019950012803
申请日：1995-05-22
Applicant: 삼성전자주식회사
IPC: H01L29/73
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
PNPN구조와 트렌치된 바디구조를 갖는 모오스 게이트형 전력 트랜지스터.
2. 발명이 해결하려고 하는 기술적 과제
모오스 게이트형 전력 트랜지스터의 최대의 문제점인 순방향 전압강하 특성과 래치업 전류밀도를 향상시키고자 하는 것으로 종래의 소자보다 좀더 낮은 순방향 전압강하와 좀더 높은 래치업 전류밀도를 얻기 위한 본 발명에 따른 모오스 게이트형 전력 트랜지스터의 구조와 제조방법을 제공한다.
3. 발명의 해결방법의 요지
종래기술의 문제점을 해결하기 위하여 본 발명은 본 발명에 따른 모오스 게이트형 전력 트랜지스터를 구성함에 있어서 트렌치구조를 먼저 형성시키고 P++확산영역과 N+소오스 형성하고 동시에 이중확산시킴으로써, 트렌치 구조로 인한 P바디의축소와 상기 이중확산으로 인한 낮은 농도의 N+소오스 형성이되고 그로 인하여 낮은 순방향 전압강하와 작은 에미터효율및 높은 래치업 전류밀도를 얻을수 있는 모오스 게이트형 전력 트랜지스터를 포함한다.
4. 발명의 중요한 용도
본 발명에 따른 모오스 게이트형 전력 트랜지스터는 그 구조와 제조 방법이 유사하게 포함되는 IGBT, LIGBT, DMOS, LDMOS 등을 구비하는 소자에 적합하게 사용된다.-
Patent Agency Ranking
公开(公告)号：KR100177785B1
公开(公告)日：1999-03-20
申请号：KR1019960002634
申请日：1996-02-03
Applicant: 삼성전자주식회사
IPC: H01L29/70
CPC classification number: H01L29/0847 , H01L29/6675 , H01L29/7831 , H01L29/7833 , H01L29/78621 , H01L29/78645 , H01L29/788
Abstract: A field effect transistor includes laterally spaced apart source and drain regions in a substrate, laterally spaced apart undoped regions in the substrate between the laterally spaced apart source and drain regions, a doped channel region in the substrate between the laterally spaced apart undoped regions, and a gate insulating layer on the substrate. A main gate is on the gate insulating layer opposite the channel, and first and second sub gates are on the gate insulating layer, a respective one of which is opposite a respective one of the spaced apart undoped regions. The first and second sub gates are laterally spaced apart from and electrically insulated from the main gate. The transistor may be formed by patterning a photoresist layer and a gate layer to form a main gate and first and second sub gates, reflowing the photoresist into the lateral space between the main gate and the first and second sub gates, etching the gate insulating layer using the reflowed photoresist as a mask, and implanting ions into the substrate to form source and drain regions using the etched gate insulating layer as a mask.
-
公开(公告)号：KR100143459B1
公开(公告)日：1998-07-01
申请号：KR1019950012803
申请日：1995-05-22
Applicant: 삼성전자주식회사
IPC: H01L29/73
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야:
PNPN구조와 트렌치된 바디구조를 갖는 모오스 게이트형 전력 트랜지스터.
2. 발명이 해결하려고 하는 기술적 과제:
모오스 게이트형 전력 트랜지스터의 최대의 문제점인 순방향 전압강하 특성과 래치업 전류밀도를 향상시키고자 하는 것으로 종래의 소자보다 좀더 낮은 순방향 전압강하와 좀더 높은 래치업 전류밀도를 얻기 위한 본 발명에 따른 모오스 게이트형 전력 트랜지스터의 구조와 제조방법을 제공한다.
3. 발명의 해결방법의 요지:
종래기술의 문제점을 해결하기 위하여 본 발명은 본 발명에 따른 모오스 게이트형 전력 트랜지스터를 구성함에 있어서 트렌치구조를 먼저 형성시키고 P++확산영역과 N+소오스 형성하고 동시에 이중확산시킴으로써, 트렌치 구조로 인한 P바디의 축소와 상기 이중확산으로 인한 낮은 농도의 N+소오스 형성이되고 그로 인하여 낮은 순방향 전압강하와 작은 에미터효율 및 높은 래치업 전류밀도를 얻을수 있는 모오스 게이트형 전력 트랜지스터를 포함한다.
4. 발명의 중요한 용도:
본 발명에 따른 모오스 게이트형 전력 트랜지스터는 그 구조와 제조 방법이 유사하게 포함되는 IGBT, LIGBT, DMOS, LDMOS등을 구비하는 소자에 적합하게 사용된다.-
-
公开(公告)号：KR1019950034807A
公开(公告)日：1995-12-28
申请号：KR1019940009959
申请日：1994-05-06
Applicant: 삼성전자주식회사
IPC: H01L29/786 , H01L27/12
-
公开(公告)号：KR1019950021800A
公开(公告)日：1995-07-26
申请号：KR1019940038881
申请日：1994-12-29
Applicant: 삼성전자주식회사
IPC: H01L29/94
Abstract: 본 발명은 전력 스위치용 모스 트랜지스터에 관한 것으로, 첫째 종래 이중확산을 이용하여 P-바디를 형성했던 것과는 달리 매우 얇은 P-층을 소자의 게이트 단자 하단에 형성시켜 채널 영역을 담당하도록 하고, 둘째 채널의 드레인 방향에 N
+ 영역을 형성함으로써, JEET영역의 저항을 감소시키도록 채널을 구성하고, 셋째 게이트 전극의 면적을 줄임으로써 입력 정전용량 및 역정전용량을 감소시킬 수 있게 되어 스위칭특성 향상에 따른 소자의 고속동작을 가능하게 할 뿐만 아니라 순방향 도통시 제2도전형 반도체 영역 간 거리에 의하여 결정되는 제1도전형 반도체 영역의 저항을 감소시킬 수 있게 되어 순방향 전압 강하를 줄일수 있는 고신뢰성의 모스 게이트형 트랜지스터를 실현할 수 있게 된다.
-
-
-
-
-
-
-
Search Results
138
records
(took 0.02 seconds)
