-
公开(公告)号：KR1020080022725A
公开(公告)日：2008-03-12
申请号：KR1020060086259
申请日：2006-09-07
Applicant: 한국과학기술원
Abstract: A wearable I/O(Input/Output) device and a flexible I/O method using the same are provided to enable a user to output necessary icons, pictures, and characters to a desired position, and interpret the same input operation flexibly according to an output position and data by forming a wearable I/O device, which is formed by attaching an I/O tool integrating a button and a vibrator to a network shape. An integrated I/O tool(10) comprises a display unit displaying I/O data, a PCB(Printed Circuit Board)(17) transferring the I/O data to the display unit, and an elastic connector(15) connecting the PCB and the display unit elastically. An external device recognizing module transmits information received from the outside. A user information module transmits user setting information received from the external connection recognizing module. A control module(71,73) inputs various kinds of data by connecting to the integrated I/O tool, the external device recognizing module, and the user information module. A power supply unit supplies power to each component. The display unit comprises an input display unit including a push button(12a), and an output display unit including an LED(Light Emitting Diode)(13a) and a vibrator(13b).
Abstract translation: 提供了可穿戴I / O（输入/输出）装置和使用其的灵活I / O方法，以使用户能够将必要的图标，图片和字符输出到期望的位置，并且根据 通过形成可穿戴I / O装置的输出位置和数据，其通过将集成按钮和振动器的I / O工具附接到网络形状而形成。 集成I / O工具（10）包括显示I / O数据的显示单元，将I / O数据传送到显示单元的PCB（印刷电路板）（17）和连接PCB的弹性连接器 和显示单元。 外部设备识别模块发送从外部接收的信息。 用户信息模块发送从外部连接识别模块接收到的用户设置信息。 控制模块（71,73）通过连接到集成I / O工具，外部设备识别模块和用户信息模块来输入各种数据。 电源单元为每个组件供电。 显示单元包括包括按钮（12a）的输入显示单元和包括LED（发光二极管）（13a）和振动器（13b））的输出显示单元。
-
公开(公告)号：KR1020070120731A
公开(公告)日：2007-12-26
申请号：KR1020060055355
申请日：2006-06-20
Applicant: 한국과학기술원
CPC classification number: G06F11/1076 , G06F2211/1009 , G06F2211/1059
Abstract: A method for improving input/output performance of an RAID(Redundant Array of Independent Disks) system using an MSC(Matrix Stripe Cache) is provided to instruct disks to perform read and write operations based on an rxw matrix to which additional read and write operations are added to reduce the number of read and write inputs and output, thereby improving write performance. A method for improving input/output performance of an RAID system using an MSC includes a first step of generating an rxw matrix corresponding to a read/write matrix before row combination from a unit MSC which performs a write operation on a disk, a second step of generating a row-combined rxw matrix corresponding to a final read/write matrix through row combination from the rxw matrix generated in the first step, and a third step of performing a read operation based on the row-combined rxw matrix, carrying out an XOR operation on each row of the row-combined rxw matrix, and performing a write operation on each column of the row-combined rxw matrix.
Abstract translation: 提供了一种用于提高使用MSC（矩阵条带缓存）的RAID（独立磁盘冗余阵列）系统的输入/输出性能的方法，以指示磁盘基于rxw矩阵执行读写操作，附加读写操作 被添加以减少读写输入和输出的数量，从而提高写入性能。 一种用于改善使用MSC的RAID系统的输入/输出性能的方法包括：第一步骤，从执行盘上的写入操作的单元MSC生成与行组合之前的读/写矩阵相对应的rxw矩阵;第二步骤 通过第一步骤中生成的rxw矩阵通过行组合产生与最终读/写矩阵相对应的行组合rxw矩阵;以及第三步骤，基于行组合rxw矩阵执行读操作，执行 对行组合的rxw矩阵的每一行进行XOR运算，并对行组合的rxw矩阵的每一列执行写操作。
-
公开(公告)号：KR100764883B1
公开(公告)日：2007-10-09
申请号：KR1020060099031
申请日：2006-10-11
Applicant: 한국과학기술원
Abstract: A USB(Universal Serial Bus) plug having a structure of a pin type and a USB connector having a structure of a fiber type are provided to form the USB plug for mutually connecting peripheral devices as the pin type and form the USB connector of a USB connecting device as a flexible fiber type to be capable of inserting the USB plug. A USB plug(10) is formed as a pin type. A power supply line(11a), a ground(11d), a data positive line(11b) for data communication, and a data negative line(11c) are formed in an upper part of the USB plug(10). The first to the fourth connection implements(13a-13d) are successively laminated toward a downward direction in the USB plug(10). The ground(11d) is connected to the first connection implement(13a). The data negative line(11c) is connected to the second connection implement(13b). The data positive line(11b) is connected to the third connection implement(13c). The power supply line(11a) is connected to the fourth connection implement(13d). A power supply line layer(33a), a data negative line layer(33b), a data positive line layer(33c), and a ground layer(33d) are successively laminated toward an upward direction in a USB connector(31). The data negative line layer(33b) is formed in an upper part of the power supply line layer(33a). The data positive line layer(33c) is formed in an upper part of the data negative line layer(33b). The ground layer(33d) is formed in an upper part of the data positive line layer(33c). The USB plug(10) is inserted and installed into the USB connector(31) toward the downward direction.
Abstract translation: 提供具有针式结构的USB（通用串行总线）插头和具有纤维结构的USB连接器，以形成USB插头，用于将作为引脚类型的外围设备相互连接并形成USB的USB连接器 连接装置作为柔性光纤类型以能够插入USB插头。 USB插头（10）形成为针式。 在USB插头（10）的上部形成电源线（11a），接地（11d），用于数据通信的数据正极线（11b）和数据负极线（11c）。 第一至第四连接器（13a-13d）在USB插头（10）中朝向下方依次层叠。 地面（11d）连接到第一连接器（13a）。 数据负极线（11c）连接到第二连接器（13b）。 数据正线（11b）连接到第三连接器（13c）。 电源线（11a）连接到第四连接工具（13d）。 电源线层（33a），数据负极线层（33b），数据正极线层（33c）和接地层（33d）在USB连接器（31）中朝向上方依次层叠。 数据负极线层（33b）形成在电源线层（33a）的上部。 数据正线层（33c）形成在数据负线层（33b）的上部。 接地层（33d）形成在数据正极线层（33c）的上部。 USB插头（10）朝向下方向插入并安装到USB连接器（31）中。
-
-
公开(公告)号：KR1020010002990A
公开(公告)日：2001-01-15
申请号：KR1019990023092
申请日：1999-06-19
Applicant: 한국과학기술원
IPC: G06T1/60
CPC classification number: G06F12/0862 , G06T1/60
Abstract: PURPOSE: A cache memory for mapping of a three-dimension graphic texture and method for reducing a cache miss penalty is provided to reduce a penalty generated upon a cache miss by predicting and prefetching the texture to be needed later . CONSTITUTION: The first and second DRAM bank(10,20) have a SAM port for reading texture for a trilinear interpolation and for bringing sub-clip of a new texture from exterior. A sub-clip board loader(30) is connected to the first and second DRAM bank(10,20). The trilinear interpolation(40) bring 4 texels from 2 layers on a mipmap to implements trilinear interpolation. A control part(60) control each component as a whole. A CAM(21) determines which 8 texels that is in location of an integer coordinate exist in the first and second bank(10,20).
Abstract translation: 目的：提供用于映射三维图形纹理的缓存存储器和用于减少高速缓存未命中罚款的方法，以通过预测和预取稍后需要的纹理来减少高速缓存未命中产生的惩罚。 构成：第一和第二DRAM组（10,20）具有用于读取三线性插值纹理的SAM端口，并且用于从外部引出新纹理的子剪辑。 子夹板装载器（30）连接到第一和第二DRAM存储体（10,20）。 三线性插值（40）在mipmap上从2层提供4个纹素来实现三线性插值。 控制部（60）整体控制各部件。 CAM（21）确定在第一和第二存储体（10,20）中存在位于整数坐标的哪个8个纹素。
-
Patent Agency Ranking
公开(公告)号：KR100277167B1
公开(公告)日：2001-01-15
申请号：KR1019980020844
申请日：1998-06-05
Applicant: 한국과학기술원
IPC: G06F13/14
Abstract: 본 발명은 소정갯수의 라우터들이 행열구조로 배열되며, 각 라우터들간에는 점대점 링크로 연결되고, 각각의 라우터마다 하나씩의 프로세서가 연결됨으로써 메쉬구조를 갖는 컴퓨터에 관한 것으로 특히, 상기 라우터들 각각은 인접 라우터와 연결되어 있는 점대점 링크를 특정 조건상에서 하나의 가상 버스로 사용하기 위해 행축과 열축 각 방향으로의 입출력 단자간에 데이터 직접 전송경로를 구비하며, 상기 라우터 내부에서 입출력 단자간에 구비되어 있는 데이터 직접 전송경로가 구동하여 가상버스를 형성하는 경우 각 라우터들간의 정보교환을 위해 각 라우터들이 배열되어 있는 행과 열을 따라 상기 각 라우터들과 와이어 오아 개념으로 묶여 있는 행 제어라인과 열 제어라인을 포함하는 것을 특징으로 하는 가상 버스를 사용한 연결망을 갖는 � �산 컴퓨팅 시스템 및 데이터 통신 방법을 제공하여, 물리적으로 버스를 갖는 메쉬구조와는 달리 가상버스의 데이터는 공통선이 아닌 점대점 링크 상으로 전송가능하여 점대점 링크 통신만을 사용하거나 혹은 버스동작을 필요한 가상버스를 능동적으로 할당하여 사용할 때에도 통신망의 대역폭을 모두 사용할 수 있으며 팬 아우트 문제가 없이 보다 고속으로 데이터를 전송할 수 있다는 효과가 있다.
-
公开(公告)号：KR1020150097981A
公开(公告)日：2015-08-27
申请号：KR1020140018939
申请日：2014-02-19
Applicant: 한국과학기술원
Abstract: 본 발명의 가상화 시스템에서 메모리 조정방법은 각각 프로세스를 실행하는 코어, 공용캐시, 메모리 제어기, 인터커넥션 및 메모리를 포함하는 복수의 노드를 구비하는 비대칭 메모리 접근 아키텍처 상에서, 복수의 가상 머신에 할당된 메모리를 조정하는 방법으로서, 상기 복수의 노드별로, 상기 복수의 가상 머신의 복수의 게스트 운영체제에 할당된 페이지 프레임들 중 버퍼 캐시로 사용되는 페이지 프레임들을 추출하고 데이터 접근에 대한 패턴에 따라 페이지 프레임들을 순차 패턴, 루프 패턴 및 비분류 패턴으로 분할하는 단계; 상기 복수의 노드별로, 상기 분할된 페이지 프레임들을 LRU 정책에 따라 관리하되, 상기 순차 패턴 및 상기 루프 패턴에 속하는 페이지 프레임들은 연속 페이지 프레임 단위로 관리하고 상기 비분류 패턴에 속하는 페이지 프레임은 페이지 프레임 단위로 관리하는 단계; 및 상기 프로세스를 상기 코어에 할당하는 프로세스 스케줄링 결과, 상기 복수의 노드별로 상기 메모리 제어기의 레이턴시, 및 상기 복수의 노드별로 상기 인터커넥션의 레이턴시 중 적어도 하나를 고려하여 상기 복수의 가상 머신간에 메모리 재할당을 수행하는 단계를 포함할 수 있다.
Abstract translation: 本发明涉及一种用于控制分配给具有多个节点的非对称存储器访问架构中的多个虚拟机的存储器的虚拟系统的存储器控制方法，包括：运行每个进程的核心，公共高速缓存，存储器控制器，互连， 和记忆。 该方法可以包括以下步骤：通过每个节点提取分配给多个虚拟机的多个客户机操作系统的页面帧中用作缓冲区高速缓存的页面帧，并且根据与数据访问相关联的模式来划分页面帧 顺序模式，循环模式和非分类模式; 通过每个节点根据LRU策略管理划分的页面帧，其中属于顺序模式的页面帧和循环模式由连续帧单元管理，并且属于非分类模式的页面帧由 页框单位; 并且考虑到每个节点的互连延迟中的至少一个，在多个虚拟机之间重新分配存储器。
-
公开(公告)号：KR1020150096061A
公开(公告)日：2015-08-24
申请号：KR1020140017010
申请日：2014-02-14
Applicant: 한국과학기술원
CPC classification number: G06F21/56
Abstract: 본 발명의 일실시예에 따른 유사도에 기초하여 악성코드를 분석하는 장치는 악성코드들의 구조화된 문자열을 저장하는 악성코드 데이터베이스; 악성코드로 추정되는 프로그램을 언패킹하는 언패킹부; 상기 언패킹된 프로그램으로부터 바이너리 코드를 추출하는 코드 추출부; 상기 추출된 바이너리 코드를 다른 코드로 변환하는 디컴파일러; 및 상기 변환된 코드를 구조화된 문자열로 변환하고, 상기 변환된 문자열과 상기 악성코드 데이터베이스에 저장된 문자열의 유사도를 비교하여, 상기 프로그램이 악성코드인지 여부를 판별하는 코드 분석부를 포함할 수 있다.
Abstract translation: 根据本发明的实施例，用于基于相似性来分析恶意软件的设备可以包括：恶意软件数据库，其存储恶意软件的结构化字符串; 一个拆包单元，用于打开被认为是恶意软件的程序; 代码提取单元，从解压缩程序中提取二进制代码; 反编译器将提取的二进制代码转换成不同的代码; 以及代码分析单元，其通过将转换的代码转换为结构化字符串并比较转换的字符串与存储在恶意软件数据库中的字符串的相似度来确定该程序是否是恶意软件。
-
公开(公告)号：KR1020140096511A
公开(公告)日：2014-08-06
申请号：KR1020130009094
申请日：2013-01-28
Applicant: 한국과학기술원
Abstract: A scheduling device of the present invention comprises a NUMA system; a NUMA system evaluation unit; and a process scheduler. The NUMA system comprises a plurality of nodes, which comprises a core executing each process, a common cache, and a memory, and obtains memory access information for each core. The NUMA system evaluation unit evaluates the memory access performances of current process-core mapping and future process-core mapping of the NUMA system according to the memory access information for each core obtained in the NUMA system. The process scheduler applies at least one among the current process-core mapping and the future process-core mapping to the process-core mapping of the NUMA system according to an evaluation result of the NUMA system evaluation unit.
Abstract translation: 本发明的调度装置包括一个NUMA系统; 一个NUMA系统评估单元; 和进程调度程序。 NUMA系统包括多个节点，其包括执行每个进程的核，公共高速缓存和存储器，并且获得每个核的存储器访问信息。 NUMA系统评估单元根据NUMA系统中获得的每个核心的内存访问信息，对NUMA系统的当前进程核心映射和未来进程核心映射的内存访问性能进行评估。 根据NUMA系统评估单元的评估结果，进程调度程序将当前进程核心映射和未来进程核心映射中的至少一个应用于NUMA系统的进程核心映射。
-
公开(公告)号：KR101356033B1
公开(公告)日：2014-01-29
申请号：KR1020110136006
申请日：2011-12-16
Applicant: 한국과학기술원
Abstract: 본 발명의 하이브리드 주메모리 시스템은 서로 메모리 접근 속도가 다른 제1메모리 및 제2메모리를 포함하는 주메모리, 그리고 매니코어 프로세서를 구비하는 하이브리드 주메모리 시스템에 있어서, 각 태스크에 대해서 상기 제1메모리 및 상기 제2메모리에 대한 메모리 접근 정보를 수집하는 성능 모니터링 유닛; 및 상기 메모리 접근 정보를 이용하여 후속하여 실행될 태스크를 선택하는 태스크 스케줄러를 포함하며, 상기 메모리 접근 정보는 메모리 접근 요청의 대상 메모리, 빈도수 및 소스 코어, 그리고 메모리 접근 타입 중 적어도 어느 하나를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
174
records
(took 0.022 seconds)
