-
公开(公告)号：KR1020010105109A
公开(公告)日：2001-11-28
申请号：KR1020000027081
申请日：2000-05-19
IPC: H04L12/50
CPC classification number: H04L49/1576 , H04L49/1523 , H04L49/3018 , H04L49/3027 , H04L2012/5679 , H04L2012/5683
Abstract: 본 발명은 입출력버퍼형 ATM 또는 패킷 스위치의 스케줄링 방법에 관한 것으로서, 특히 고속으로 동작하는 대용량 스위치에 적합한 입출력버퍼형 스위치의 셀 스케줄링 방법에 관한 것이다.
본 발명에서 고려하는 입출력버퍼형(input and output buffered) 스위치는 다수의 스위칭플랜 (switching plane)을 갖고 있으며, 입력버퍼형 스위치의 HOL (head-of-line ) 봉쇄 (blocking)에 의한 스위치의 성능감소를 보상하기 위해 사용되는 구조이다. 또한 입출력포트가 몇 개씩 그룹핑 (grouping)되어 있는 입력버퍼모듈 (input buffer module)과 출력버퍼모듈 (output buffer module)로 이루지며, 각 입력버퍼모듈에는 출력버퍼모듈별로 여러 개의 FIFO 큐를 가지고 있다.
본 발명은 이와 같은 다수의 스위칭플랜을 갖는 입출력버퍼형 스위치에서의 셀 스케줄링을 단순반복매칭 (SIM: Simple Iterative Matching) 방법을 이용하여 수행한다. SIM은 전송요청 (request), 전송허가 (grant) 그리고 전송확정 (accept)의 3단계 동작으로 이루어지며, 이 3단계 동작을 한 셀시간내에 여러 번 반복함으로써 매칭 가능성을 증가시킬 수 있다. SIM은 각 입력버퍼모듈에서 한 셀 시간에 서비스를 받는 다수의 FIFO큐를 동시에 결정함으로써 기존의 스케줄링 방법들에 비해 다중선택 기능으로 인해 고속으로 동작하며 성능이 우수하다.-
公开(公告)号：KR1020010039236A
公开(公告)日：2001-05-15
申请号：KR1019990047540
申请日：1999-10-29
IPC: H04L12/28
CPC classification number: H04L47/6225 , H04L49/101 , H04L49/30
Abstract: PURPOSE: A linear systolic Round-Robin scheduler and its scheduling method are provided to implement a simple circuit structure having an excellent modularity for many shared communication links and perform a 2-dimensional Round-Robin scheduling of a high throughput by scheduling at a high speed many shared communication links with a small circuit size. CONSTITUTION: A Round Rover(310) outputs an output Round Robin seed address(o-seed) which is increased by 1 every Round-Robin scheduling cycle and an input Round-Robin seed address(i-seed) which is increased by 1 every Nth Round-Robin scheduling cycle. A request matrix register block(320) reads a request data of an input port to every output port by one time and propagates it to a rotation block(330). The rotation block(330) rotates the request signals read by line unit every Round-robin scheduling cycle from the request matrix register block(320) by using the output Round-Robin seed address. The rotated request signals are propagated to request propagation blocks(341,342,343). Processing elements(344,345,346) are respectively connected to each request propagation blocks(341,342,343) to form pairs. The request signals propagated from the rotation block(330) are propagated from the first request propagation block(341) to the nth request propagation block(343). In this respect, in each propagation block, the request signals are propagated in a pipeline as the uppermost bit is rotated by single bits to the lowermost bit. An aggregator block(350) is positioned at the end of the overall pipeline stage. The aggregator block(350) determines a use allowance of every input shafted communication link and output shared communication link selected by each pipeline stage and each Round-Robin cycles, and generates a data for configuring a space division switching.
Abstract translation: 目的：提供一种线性收缩循环调度器及其调度方法，以实现对许多共享通信链路具有出色模块性的简单电路结构，并通过高速调度执行高吞吐量的二维Round-Robin调度 许多共享的通信链路具有小的电路大小。 组合：轮回（310）输出一个输出轮回种子地址（o-seed），每个循环轮询调度周期增加1，而输入的Round-Robin种子地址（i-seed）每增加1个 第N轮回调度周期。 请求矩阵寄存器块（320）将输入端口的请求数据读取到每个输出端口一次，并将其传播到旋转块（330）。 旋转块（330）通过使用输出的Round-Robin种子地址从请求矩阵寄存器块（320）旋转每循环调度周期的线路单元读取的请求信号。 旋转的请求信号被传播到请求传播块（341,342,343）。 处理元件（344,345,346）分别连接到每个请求传播块（341,342,343）以形成对。 从旋转块（330）传播的请求信号从第一请求传播块（341）传播到第n个请求传播块（343）。 在这方面，在每个传播块中，当最高比特以单个比特旋转到最低比特时，请求信号在流水线中传播。 聚合器块（350）位于整个流水线阶段的末端。 聚合器块（350）确定每个输入轴通信链路的使用余量和由每个流水线级选择的每个循环循环的输出共享通信链路，并且生成用于配置空分切换的数据。
-
公开(公告)号：KR1020010037202A
公开(公告)日：2001-05-07
申请号：KR1019990044590
申请日：1999-10-14
IPC: H04L12/56
CPC classification number: H04L49/153 , H04L12/5601 , H04L47/50 , H04L47/6225 , H04L49/254 , H04L49/255 , H04L49/30 , H04L49/3081 , H04L2012/5679 , H04L2012/5683
Abstract: PURPOSE: A method for scheduling two-dimensional round-robin with multiple selection is provided to apply an input and output buffered switch using switching planes, a high capacity switching operation. CONSTITUTION: M input buffer modules(12-1/12-N/k) include k input ports, n output ports and m queues. M output buffer modules(16-1/16-N/k) include n input ports, k output ports, and m queues. Space division switching modules(14-1/14-n) comprise n m-by-m switching planes respectively connected with the input buffer modules(12-1/12-N/k) and the output buffer modules(16-1/16-N/k). A contention control module(19) is included. The existence of transmission request signals of each input buffer modules(12-1/12-N/k) is detected, to configure a m-by-m transmission request matrix(r(i,j), i,j=1,...,m). An m-by-m search pattern matrix(d(i,j), i,j=1,...,m) indicating a search sequence(S=1,...,m) is set up. An element value of a m-by-m transmission allocation matrix, indicating transmission acknowledgement and numbers of switching planes capable of transmission, is initialized to zero. A transmission request matrix is checked according to the search sequence(S) of the search pattern matrix, to search r(i,j) having a transmission request. An a(i,j) value is set up, to make i-row element values and j-column element values of the transmission allocation value have mutually different values within 1-n range for every searched (i,j). The steps are repeated, while increasing the search sequence(S) from one to m.
Abstract translation: 目的：提供一种多重选择调度二维循环的方法，以便通过高容量切换操作，使用切换平面应用输入和输出缓冲交换机。 构成：M个输入缓冲区模块（12-1 / 12-N / k）包括k个输入端口，n个输出端口和m个队列。 M个输出缓冲器模块（16-1 / 16-N / k）包括n个输入端口，k个输出端口和m个队列。 空分开关模块（14-1 / 14-n）包括分别与输入缓冲器模块（12-1 / 12-N / k）和输出缓冲器模块（16-1 / 16-N / K）。 包括争用控制模块（19）。 检测每个输入缓冲器模块（12-1 / 12-N / k）的传输请求信号的存在，以配置m-m传输请求矩阵（r（i，j），i，j = 1， ...，M）。 建立表示搜索序列（S = 1，...，m）的m×m搜索模式矩阵（d（i，j），i，j = 1，...，m）。 指示发送确认和能够发送的切换平面的数量的m×m传输分配矩阵的元素值被初始化为零。 根据搜索模式矩阵的搜索序列（S）检查传输请求矩阵，以搜索具有发送请求的r（i，j）。 建立a（i，j）值，以使得发送分配值的i行元素值和j列元素值对于每个搜索（i，j）在1-n范围内具有相互不同的值。 重复这些步骤，同时将搜索序列（S）从1增加到m。
-
公开(公告)号：KR100231701B1
公开(公告)日：2000-01-15
申请号：KR1019970052622
申请日：1997-10-14
IPC: H04L12/28
Abstract: 본 발명은 스위치 제어기와 상위 프로세서 간의 프로세서간 통신(IPC) 셀의 송수신 방법에 관한 것으로서, Dual Active 모드로 동작하는 ATM 스위치를 제어하는 스위치 제어기가 상위 프로세서로부터 프로세서간 통신 셀을 수신할 때 ATM 스위치의 동작 특성상 프로세서간 통신 셀이 이중 중복되는 프로세서간 통신 셀을 골라내어 폐기하며, 상위 프로세서로 프로세서간 통신 셀을 송신할때는 상위 프로세서가 Dual Active 링크 중 어느 링크를 선택하고 있는지를 스위치 제어기가 알지 못하므로 ATM 스위치장치 A, ATM 스위치장치 B로 이중으로 송신하여 ATM 스위치 제어기가 ATM 스위치의 이중능동 동작에 맞추어 상위 프로세서와 프로세서간 통신을 수행하도록 함으로써, 이중능동으로 이중화되어 동작하는 ATM 스위치에 적용되어 상위 프로세서로부터 스위치장치 제� ��기에 이중으로 수신되는 프로세서간 통신 셀을 여과하여 중복 수신된 프로세서간 통신 셀을 걸러내며, 스위치 장치 제어기에서 상위 프로세서로 유실없는 프로세서간 통신 셀의 송신을 보장하여 상위 프로세서와 스위치장치 제어기간의 결점없는 통신 기능을 제공하는 효과가 있다.
-
公开(公告)号：KR1019990031789A
公开(公告)日：1999-05-06
申请号：KR1019970052622
申请日：1997-10-14
IPC: H04L12/28
Abstract: 본 발명은 스위치 제어기와 상위 프로세서 간의 프로세서간 통신(IPC) 셀의 송수신 방법에 관한 것으로서, Dual Active 모드로 동작하는 ATM 스위치를 제어하는 스위치 제어기가 상위 프로세서로부터 프로세서간 통신 셀을 수신할 때 ATM 스위치의 동작 특성상 프로세서간 통신 셀이 이중 중복되는 프로세서간 통신 셀을 골라내어 폐기하며, 상위 프로세서로 프로세서간 통신 셀을 송신할때는 상위 프로세서가 Dual Active 링크 중 어느 링크를 선택하고 있는지를 스위치 제어기가 알지 못하므로 ATM 스위치장치 A, ATM 스위치장치 B로 이중으로 송신하여 ATM 스위치 제어기가 ATM 스위치의 이중능동 동작에 맞추어 상위 프로세서와 프로세서간 통신을 수행하도록 함으로써, 이중능동으로 이중화되어 동작하는 ATM 스위치에 적용되어 상위 프로세서로부터 스위치장치 제� ��기에 이중으로 수신되는 프로세서간 통신 셀을 여과하여 중복 수신된 프로세서간 통신 셀을 걸러내며, 스위치 장치 제어기에서 상위 프로세서로 유실없는 프로세서간 통신 셀의 송신을 보장하여 상위 프로세서와 스위치장치 제어기간의 결점없는 통신 기능을 제공하는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990000780A
公开(公告)日：1999-01-15
申请号：KR1019970023871
申请日：1997-06-10
IPC: H04L12/433 , H04L12/50
Abstract: 본 발명은 초고속 ATM 스위치 네트워크 분야에서 ATM 스위치의 이중화 제어 장치에 관한 것이다. 본 발명에서는 각 ATM 스위치 및 스위치의 입출력 링크를 전이중방식(full duplex)으로 이중화 구성하였으며, 버퍼 동기가 이루어진 상태에서 ATM 스위치의 이중화 절체가 이루어지도록 기존의 버퍼 제어회로에 이중화 제어를 위한 회로를 추가하였다. 추가된 이중화 제어회로는 제어기간 상호 주고 받는 데이타 정보에 의해 마스터 ATM스위치로 부터 어드레스 버퍼의 쓰기 포인터 값을 읽어와 기록해 두기 위한 레지스터와 이 값과 현재의 읽기 포인터의 값을 비교하기 위한 비교기로 비교적 적은 부가 회로가 요구된다. 이와같이 구성된 두 ATM 스위치는 링크와 스위치가 모두 이중화되어 있으므로 최소 단위 이중화 절체가 가능하며, 운용 상태로 동작할 때 버퍼 동기가 이루어지므로써, 두개의 ATM 스위치중 하나가 결함에 의해 운용 중지상태에서 운용상태로 전환된 후에 즉시 마스터 ATM 스위치로서 동작할 수 있도록 한다.
-
公开(公告)号：KR1019980043440A
公开(公告)日：1998-09-05
申请号：KR1019960061298
申请日：1996-12-03
IPC: H04L12/56
Abstract: 본 발명은 스위치 네트워크 전단에서 라우팅 어드레스를 결정하여 라우팅 하는 비등기 전송모드 스위치 네트워크에서의 루우프-백 방법, 입력 어드레스 발생장치 및 그 방법에 관한 것이다. 그 목적은 ATM 스위치 네트워크의 내부셀 구성에서 루우프-백을 위한 입력 어드레스 및 역방향 라우팅 모드제어 필드를 추가하고 스위치의 입력단에 각 포트별 입력 어드레스 발생수단과 라우팅 어드레스 선택 알고리즘을 구비하여 불편한 경로시험 등을 용이하게 하는 데에 있다. 그 방법은 다음과 같다. 입력셀의 헤더 에디터를 읽어 입력 셀이 유효셀이 아니면, 그냥 이전에 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 만일 입력셀이 유효셀이면, 현재의 라우팅의 방향과 라우팅 모드를 판단한다. 현재의 라우팅이 순방향 라우팅 중이고 아직 역방향 라우팅 시작 모드가 아니면 순방향 라우팅 어드레스를 선택하여 선택된 라우팅 어드레스로 출력되도록 제어하고 종료한다. 에러가 발생하면 입력셀을 폐기하고 종료한다. 종래의 루우프-백에 비하여 3단 루우프-백 시험이 가능하며, 3단 우회 경로를 통한 역방향 라우팅도 가능하다는 데에 그 효과가 있다.
-
公开(公告)号：KR100146659B1
公开(公告)日：1998-08-01
申请号：KR1019940034389
申请日：1994-12-15
Applicant: 한국전자통신연구원
IPC: H01L29/12
Abstract: 고주파수 대역(800MHz~10GHz)의 모노리틱 마이크로 웨이브 집적회로(MMIC)의 제작을 가능하게 하는 실리콘 기판이 구조 및 그 제조방법이 개시된다. 실리콘 반도체 기판(41)의 양측으로부터 두 트렌치 각각으로 까지의 사이에는, 적어도 30㎛ 이상의 두께로 형성된 다공질 실리콘 산화막(60)이 형성되어 있다. 실리콘 산화막(48)과 실리콘 질화막(49)은 다공질 실리콘층의 형성시 반드시 발생되는 실리콘 반도체 기판(41)으로의 응력을 충분히 감소시킬 수 있을 정도의 두께로 각각 형성된다. 본 발명에 따른 실리콘 기판을 MMIC의 제작에 적용하면 제품의 생산성을 높이고 원가를 절감할 수 있게 된다.
-
-
公开(公告)号：KR100100720B1
公开(公告)日：1996-06-17
申请号：KR1019920023357
申请日：1992-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/335
-
-
-
-
-
-
-
-
-
Search Results
269
records
(took 0.026 seconds)
