公开(公告)号：FR3042925B1

公开(公告)日：2017-12-22

申请号：FR1560185

申请日：2015-10-26

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： ARNAUD ARTHUR ,  BOUGHALEB JIHANE ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS

IPC: H02N2/18 ,  G12B1/02

公开(公告)号：FR3023411B1

公开(公告)日：2017-12-22

申请号：FR1456521

申请日：2014-07-07

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： REBOH SHAY ,  GRENOUILLET LAURENT ,  LE ROYER CYRILLE ,  MAITREJEAN SYLVAIN ,  MORAND YVES

IPC: H01L21/335 ,  H01L29/772

公开(公告)号：FR3042907B1

公开(公告)日：2017-12-08

申请号：FR1560090

申请日：2015-10-22

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CHHUN SONARITH ,  JOSSE EMMANUEL ,  BIDAL GREGORY ,  GOLANSKI DOMINIQUE ,  ANDRIEU FRANCOIS ,  MAZURIER JEROME ,  WEBER OLIVIER

IPC: H01L21/8232 ,  H01L29/772

公开(公告)号：FR3050868A1

公开(公告)日：2017-11-03

申请号：FR1653726

申请日：2016-04-27

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  ARNAUD FRANCK ,  BIDAL GREGORY ,  GOLANSKI DOMINIQUE ,  RICHARD EMMANUEL

IPC: H01L29/772 ,  H01L27/02

Abstract: Le circuit intégré comprend un substrat du type silicium sur isolant comportant un substrat porteur (1) surmonté d'un empilement d'une couche isolante enterrée (2) et d'un film semi-conducteur (3). Il comprend au moins une première région (R1) dépourvue dudit empilement et séparant une deuxième région (R2) dudit empilement, d'une troisième région (R3) dudit empilement, et un transistor MOS (TR) dont la région diélectrique de grille comporte la portion (22) de couche isolante enterrée de ladite deuxième région dudit empilement, dont la région de grille comporte la portion (32) de film isolant de ladite deuxième région dudit empilement, le substrat porteur (1) incorporant au moins une partie (CS10, CS11) des régions de source et de drain du transistor.

公开(公告)号：FR3049764A1

公开(公告)日：2017-10-06

申请号：FR1652720

申请日：2016-03-30

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  STMICROELECTRONICS (CROLLES 2) SAS ,  ST MICROELECTRONICS SA

Inventor： PRIETO HERRERA RAFAEL ,  COLONNA JEAN-PHILIPPE ,  COUDRAIN PERCEVAL

IPC: H01L23/367 ,  H01L23/373

Abstract: Dispositif électronique comprenant un support (2), un composant, en particulier une puce de circuits intégrés (4), présentant une face arrière montée au-dessus d'une face avant du support et une face avant opposée à sa face arrière, et un bloc d'encapsulation (8, 8a, 26a) au moins partiel du composant au-dessus de la face avant du support, dispositif comprenant en outre au moins un organe de dissipation de la chaleur comprenant une feuille flexible (11) présentant au moins deux portions (12, 13) rabattues l'une au-dessus de l'autre en formant entre elles au moins un pli (15), ces portions étant au moins en partie en vis-à-vis l'une de l'autre.

公开(公告)号：FR3046295A1

公开(公告)日：2017-06-30

申请号：FR1563379

申请日：2015-12-28

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： ROY FRANCOIS ,  WEHBE-ALAUSE HELENE ,  NOBLANC OLIVIER

IPC: H01L27/146

Abstract: L'invention concerne un pixel (30) à éclairement par la face arrière comprenant un substrat semiconducteur (31) d'un premier type de conductivité revêtu, du côté de la face avant du pixel, d'un ensemble tricouche (33) comportant successivement une couche (35) du deuxième type de conductivité, une couche isolante (37) et une couche semiconductrice (39), cet ensemble tricouche étant interrompu dans une partie centrale du pixel par une région de transfert (47) du premier type de conductivité délimitée latéralement par un mur conducteur isolé (49) s'étendant à partir de la face avant, des transistors (RST, SF) étant formés dans la couche semiconductrice.

公开(公告)号：FR3044824A1

公开(公告)日：2017-06-09

申请号：FR1561963

申请日：2015-12-08

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： HUTIN LOUIS ,  BORREL JULIEN ,  MORAND YVES ,  NEMOUCHI FABRICE

IPC: H01L29/772 ,  H01L21/8234

Abstract: L'invention concerne un transistor à effet de champ à barrière Schottky (1), comportant : -des première et deuxième électrodes de conduction (161,162), la première électrode de conduction (161) étant en métal ; -une grille de commande (12); -un canal semi-conducteur (134) positionné sous la grille; -un contact de type métal/isolant/semi-conducteur est formé entre la première électrode de conduction (161) et une face latérale (135) du canal semi-conducteur (134).

公开(公告)号：FR3042907A1

公开(公告)日：2017-04-28

申请号：FR1560090

申请日：2015-10-22

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CHHUN SONARITH ,  JOSSE EMMANUEL ,  BIDAL GREGORY ,  GOLANSKI DOMINIQUE ,  ANDRIEU FRANCOIS ,  MAZURIER JEROME ,  WEBER OLIVIER

IPC: H01L21/8232 ,  H01L29/772

Abstract: L'invention concerne un procédé de fabrication de transistors MOS basse tension (NMOSLV, PMOSLV) et haute tension (NMOSHV, PMOSHV) d'un premier et d'un deuxième type, comprenant : prévoir une couche semiconductrice (1) ; former des empilements de grille (7, 9) ; former des premiers espaceurs (15A) en un premier isolant ; former des deuxièmes espaceurs (17A) en un deuxième isolant ; retirer les deuxièmes espaceurs (17A) des transistors LV (NMOSLV, PMOSLV) ; à l'emplacement de chaque transistor du premier type (NMOSLV, NMOSHV), graver le premier isolant en laissant en place tous les espaceurs (15A, 17A) ; faire croître un premier matériau semiconducteur (23) du premier type ; déposer une couche (25) du premier isolant ; à l'emplacement de chaque transistor du deuxième type (PMOSLV, PMOSHV), graver le premier isolant en laissant en place tous les espaceurs (15A, 17A) ; et faire croître un deuxième matériau semiconducteur (29) du deuxième type.

公开(公告)号：FR3038133A1

公开(公告)日：2016-12-30

申请号：FR1555733

申请日：2015-06-23

Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： BOIVIN PHILIPPE ,  JEANNOT SIMON

IPC: H01L27/108 ,  G11C7/18

Abstract: L'invention concerne une cellule mémoire comprenant un transistor de sélection (ST) ayant une grille de contrôle (GT) et une première borne de conduction (DDP) connectée à un élément à résistance variable (VZ), la cellule mémoire étant formée dans une plaquette comprenant un substrat semi-conducteur (SUB) recouvert d'une première couche isolante (IL), la couche isolante étant recouverte d'une couche active (AL) en un matériau semi-conducteur, la grille étant formée sur la couche active et présentant un flanc latéral recouvert d'une seconde couche isolante (SP), l'élément à résistance variable (VR) comprenant une première couche (VZ) couvrant un flanc latéral de la couche active dans une tranchée (TR) formée au travers de la couche active le long du flanc latéral de la grille et atteignant la première couche isolante, et une seconde couche (VZ) en un matériau à résistance variable.

公开(公告)号：FR3037720A1

公开(公告)日：2016-12-23

申请号：FR1555654

申请日：2015-06-19

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： HOTELLIER NICOLAS

IPC: H01L23/535 ,  H01L21/74 ,  H01L27/146

Abstract: L'invention concerne un composant électronique comprenant une couche semiconductrice (1) dont une première face (F2) est revêtue d'une première couche isolante (7) et dont une deuxième face (F1) est revêtue d'une structure d'interconnexion, dans lequel un pion conducteur (37) isolé latéralement s'étend à travers la couche semiconductrice à partir d'une portion de couche conductrice (11) de la structure d'interconnexion jusqu'à un plot de contact (43) disposé au niveau de la première couche isolante.