-
公开(公告)号：KR1020090061475A
公开(公告)日：2009-06-16
申请号：KR1020070128500
申请日：2007-12-11
Applicant: 한국전자통신연구원
IPC: H04L12/741
CPC classification number: H04L45/7457
Abstract: An Internet protocol packet look-up system and an operating method thereof are provided to perform the lookup matching at high speed by using local interface information and the previously searched destination address, thereby improving the communication speed. A CAM(Content Addressable Memory)(110) stores local interface information transmitted from a local controller(130) and the previously searched destination address. A look-up controller(120) extracts IP address information from an IP packet received from a packet receiver, and then transmits the IP packet to the local controller through the IP address information, local interface information and previously searched destination address. The look-up controller transmits the IP packet to a packet transmitter through a multibit-trie table.
Abstract translation: 提供一种互联网协议分组查询系统及其操作方法，通过使用本地接口信息和先前搜索的目的地地址来高速执行查找匹配，从而提高通信速度。 CAM（内容可寻址存储器）（110）存储从本地控制器（130）发送的本地接口信息和先前搜索到的目的地地址。 查找控制器（120）从从分组接收机接收的IP分组中提取IP地址信息，然后通过IP地址信息，本地接口信息和先前搜索到的目的地址将该IP分组发送到本地控制器。 查找控制器通过多位数表将IP包发送到包发送器。
-
公开(公告)号：KR1020090031059A
公开(公告)日：2009-03-25
申请号：KR1020070096880
申请日：2007-09-21
Applicant: 한국전자통신연구원
IPC: H04L12/771 , H04L12/781 , H04L12/801
Abstract: A packet processing apparatus and a processing method thereof are provided to process various Ethernet packets without an additional process and to prevent degradation of a system line speed and to optimize usage efficiency of a network processor by changing a packet header or adding a delivery header. A packet preprocessor(120) receives data control signals generated in a receiver(110a), analyzes a second layer header of an input packet, produces a transitional header or a first delivery header, and carries out processes related to second layer including a padding eliminating function and an L2 tunnel. A packet filter(130) checks and marks Ethernet FCS(Frame Check Sequence) error, and performs filtering for MRU(Maximum Receiver Unit) packet size, Ethernet destination address and Ethernet source address based on source port, VLAN(Virtual Local Area Network) ID and Ethernet source address. A protocol translator(140) comprises modular protocol engines performing a packet processing function to various types of packets. A delivery header processor(150) removes the transitional header in the delivery header generated in the packet preprocessor and loads PPP(Point to Point Protocol) header according to each packet type.
Abstract translation: 提供了一种分组处理装置及其处理方法，用于处理各种以太网分组而不需要额外的处理，并且防止系统线路速度的恶化，并且通过改变分组报头或添加传送报头来优化网络处理器的使用效率。 分组预处理器（120）接收在接收机（110a）中生成的数据控制信号，分析输入分组的第二层报头，产生过渡报头或第一传送报头，并执行与第二层相关的处理，包括消除填补 功能和L2隧道。 包过滤器（130）检查并标记以太网FCS（帧校验序列）错误，并对基于源端口，虚拟局域网（VLAN）的MRU（最大接收器单元）数据包大小，以太网目的地址和以太网源地址进行过滤， ID和以太网源地址。 协议翻译器（140）包括对各种类型的分组执行分组处理功能的模块化协议引擎。 传送头处理器（150）去除在分组预处理器中生成的递送头中的过渡头，并根据每个分组类型加载PPP（点对点协议）报头。
-
公开(公告)号：KR100860415B1
公开(公告)日：2008-09-26
申请号：KR1020070071023
申请日：2007-07-16
Applicant: 한국전자통신연구원
IPC: G02F2/00
Abstract: 본 발명은 두 개의 광 변조기가 직렬로 연결되어 이루어진 광 변조 장치에서 광 출력 특성이 일정하게 유지되도록 직렬 연결된 두 변조기에 대한 바이어스 전압을 동시에 제어할 수 있는 광 변조 장치 및 그의 바이어스 제어 장치 및 방법에 관한 것으로서, 본 발명은 광원을 발생시키는 광원 발생기와, 상기 광원을 기준 클럭에 따라 온오프하여 일정 주기의 광 펄스 신호로 변조하는 제1 광 변조기와, 상기 제1 광 변조기에서 출력된 광 펄스 신호를 데이터에 따라 온오프시켜 데이터가 실린 광 신호로 변조하는 제2 광 변조기를 포함하는 광 변조 장치에서, 저주파의 제1,2 RF 신호를 제1,2 바이어스 전압과 함께 각각 제1,2 변조기에 인가하면서, 상기 제2 광 변조기의 광 출력 신호에서 상기 제1 RF 신호의 4차 고조파 성분을 검출하여, 상기 4차 고조파 성분의 전류값이 최소가 되도록 상기 제1,2 변조기의 바이어스 전압을 조정하는 것이다.
광 변조기, 바이어스 전압, 고조파, 전달 특성,-
公开(公告)号：KR100843184B1
公开(公告)日：2008-07-02
申请号：KR1020060124279
申请日：2006-12-08
Applicant: 한국전자통신연구원
IPC: H04L12/721
Abstract: 본 발명은 패킷 전송의 최적 경로 선택 장치 및 그 방법에 관한 것으로, 개시된 최적 경로 선택 장치는 다중 경로를 지원하는 패킷 처리 시스템에 유입된 패킷의 특정 필드에 대응하는 필드 값을 추출하는 필드 값 추출부와, 추출한 필드 값을 해싱한 해시 값을 재계산된 다중 경로 최대 개수로 나눈 나머지를 경로로 선택하여 해당 경로가 존재하면 유입된 패킷을 송신하는 선택 경로 존재 판단부와, 해당 경로가 존재하지 않으면 가용한 경로 개수를 초과하지 않는 소수를 구하여 해시값을 나눈 나머지를 넥스트 홉 인덱스에 할당하는 경로 계산부와, 넥스트 홉 인덱스로 넥스트 홉 인덱스 테이블을 검색하여 검색된 값을 새로운 경로로 선택하는 경로 선택부를 포함하며, 패킷 순서가 뒤바뀌는 현상이나 패킷 손실을 방지할 수 있어 네트워크에 추가적으로 발생할 수 있는 부하를 줄일 수 있으며 고속 포워딩 기능을 수행할 수 있어 패킷 처리 성능을 향상시키는 이점이 있다.
라우터, 최적 경로, 비동일 비용, 경로 선택-
公开(公告)号：KR100818298B1
公开(公告)日：2008-03-31
申请号：KR1020060062660
申请日：2006-07-04
Applicant: 한국전자통신연구원
CPC classification number: G06F13/4243 , G11C7/10
Abstract: 본 발명은 가변 시리얼 정합 방식의 메모리 시스템 및 그 메모리의 액세스 방법에 관한 것이다.
본 발명에 따른 메모리 시스템은, 적어도 하나의 메모리; 및 상기 각 메모리와 시리얼(serial) 포트를 통해 상기 시리얼 포트의 물리적인 위치 및 순서에 상관없이 가변적으로 시리얼 링크 연결을 설정하고 상기 시리얼 링크 연결을 통해 메모리 데이터를 시리얼 방식으로 송수신하는 메모리 컨트롤러를 포함한다.
메모리, 메모리 컨트롤러, 메모리 인터페이스, 시리얼 링크, 시리얼 포트, 물리 포트, 가상 포트, 메모리 데이터 전송, 메모리 데이터 변환-
Patent Agency Ranking
公开(公告)号：KR1020070061071A
公开(公告)日：2007-06-13
申请号：KR1020060041664
申请日：2006-05-09
Applicant: 한국전자통신연구원
IPC: H04L12/743
CPC classification number: H04L43/028 , H04L45/24
Abstract: An apparatus and a method for selecting a packet transmission path are provided to reduce a load that may be additionally generated in a network by preventing a phenomenon that the order of packets is reversed or a packet loss by performing a fast forwarding function without changing an existing path. A hash value of field values of a particular field of a packet introduced from the outside is extracted(S101). The extracted hash value is divided into the maximum number of multiple paths and a remainder value is selected as a Next-Hop identifier(S102). It is checked whether a Next-Hop indicated by the selected Next-Hop identifier exists in an index table(S103). In case the Next-Hop indicated by the selected Next-Hop identifier exists in the index table, the packet is forwarded to the Next-Hop indicated by the selected Next-Hop identifier(S106).
Abstract translation: 提供一种用于选择分组传输路径的装置和方法，以通过防止分组顺序反转的现象或通过执行快速转发功能而不改变现有的分组丢失的现象来减少网络中额外产生的负载 路径。 提取从外部引入的分组的特定字段的字段值的散列值（S101）。 所提取的散列值被划分为多个路径的最大数目，并且选择余数值作为下一跳标识符（S102）。 在索引表中检查由所选择的下一跳标识符指示的下一跳是否存在（S103）。 在索引表中存在由所选择的下一跳标识符指示的下一跳的情况下，将该分组转发到由所选择的下一跳标识符指示的下一跳（S106）。
-
公开(公告)号：KR1020070061066A
公开(公告)日：2007-06-13
申请号：KR1020060041491
申请日：2006-05-09
Applicant: 한국전자통신연구원
IPC: H04L1/18 , H04L12/771 , H04L29/02
Abstract: An apparatus and a method for forwarding a multicast packet of a fast router are provided to reduce the overall number of times of packet copying of a system, and enhance overall efficiency of the system including a switch fabric by making packet copy generated only at an output processor that substantially outputs a packet. An input terminal process(130) provides information about the protocol of an input packet and information about a transmission method. An output-side processor(140) determines whether to copy a packet or not according to the transmission type analyzed by the input-side processor(130), and transmits it. A switch fabric(120) electrically connects the input-side processor(130) and the output-side processor(140).
Abstract translation: 提供了用于转发快速路由器的组播分组的装置和方法，以减少系统的分组复制的总次数，并且通过仅在输出端产生分组拷贝来提高包括交换结构的系统的整体效率 处理器，其基本上输出分组。 输入终端处理（130）提供关于输入分组的协议的信息和关于传输方法的信息。 输出侧处理器（140）根据由输入侧处理器（130）分析的传输类型确定是否复制分组，并将其发送。 交换结构（120）电连接输入侧处理器（130）和输出侧处理器（140）。
-
公开(公告)号：KR1020070059833A
公开(公告)日：2007-06-12
申请号：KR1020060041694
申请日：2006-05-09
Applicant: 한국전자통신연구원
IPC: H04L12/771 , H04L12/741 , H04L12/46
CPC classification number: H04L45/7453 , H04L45/08 , H04L45/741 , H04L61/6086
Abstract: An apparatus and a method for processing packets in a fast router are provided to increase system efficiency by reducing the memory of a forwarding information table, which a forwarding processor occupies, and decreasing IPC(Inter Processor Communication) messages between a control processor and the forwarding processor. A fast router comprises a control processor(100), an Ethernet switch(200), and a forwarding processor(300). The control processor(100) comprises a prefix table(110), a next hop table(120), and an L2(Layer 2) address table(130). The forwarding processor(300) comprises input/output processors(310,340), input/output network processors(320,350), and a switch fabric(330). The input processor(310) is comprised of a prefix table(311) and a next hop table(312). The output processor(340) comprises an L2 indirect address table(341), which is directly indexed from the next hop table(312) of the input processor(310), and an L2 direct table, which is composed of a hashing table for destination IP addresses. Also the output processor(340) comprises an IPv4 packet queue(343) and an IPv6 packet queue(344) to store packets according to their respective types until L2 addresses are learned.
Abstract translation: 提供了一种用于在快速路由器中处理分组的装置和方法，以通过减少转发处理器所占用的转发信息表的存储器并且减少控制处理器与转发之间的IPC（处理器间通信）消息来提高系统效率 处理器。 快速路由器包括控制处理器（100），以太网交换机（200）和转发处理器（300）。 控制处理器（100）包括前缀表（110），下一跳表（120）和L2（第二层）地址表（130）。 转发处理器（300）包括输入/输出处理器（310,340），输入/输出网络处理器（320,350）和交换结构（330）。 输入处理器（310）由前缀表（311）和下一跳表（312）构成。 输出处理器（340）包括从输入处理器（310）的下一跳表（312）直接索引的L2间接地址表（341）和L2直接表，其由用于 目标IP地址。 此外，输出处理器（340）包括IPv4分组队列（343）和IPv6分组队列（344），以根据它们各自的类型来存储分组，直到L2学习。
-
公开(公告)号：KR100723836B1
公开(公告)日：2007-05-31
申请号：KR1020050067819
申请日：2005-07-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 OIF에서 권고하는 SPI-3 인터페이스를 사용하는 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 정합할 수 있도록 제어 신호를 중계하는 방법 및 장치에 관한 것으로, 본 발명에 의하면 SPI-3 인터페이스를 사용하는 물리 계층 디바이스들 사이에서는 링크 계층 디바이스의 역할을, 링크 계층 디바이스들 사이에서는 물리 계층 디바이스의 역할을 하는 브리지 장치를 두어 동일 계층의 디바이스들 간에 SPI-3 인터페이스를 직접 연결하는 경우에 제어 신호가 충돌하지 않도록 함으로써 기존에 사용되고 있는 디바이스들의 변형 없이도 동일 계층의 디바이스들간에도 제어 신호의 교환을 통한 데이터의 송수신이 가능해진다.
OIF, SPI-3, POS-PHY-
公开(公告)号：KR100603600B1
公开(公告)日：2006-07-24
申请号：KR1020040104905
申请日：2004-12-13
Applicant: 한국전자통신연구원
IPC: H04L12/771
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 라우터 시스템에서 프로세서 간에 복수의 제어 경로(Control Path)를 구성하고, 프로세서가 하나의 이더넷 채널과 주소로 다른 프로세서와 통신 가능하게 하며, 제어 경로(Control Path) 상의 루프 현상을 자동 제거하게 함으로써, 프로세서의 부하를 낮추고, 제어 경로(Control Path) 구성과 고장 대응 방법을 단순화시켜 라우터 시스템의 신뢰성과 가용성을 높이고, 시스템 확장에 있어 설계와 구현의 용이성을 높일 수 있는 라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 엘2(L2) 메인보드 상에 장착되고, 라우터 프로세서의 제어 경로 구성을 위한 스위칭 장치에 있어서, 상기 엘2(L2) 메인보드의 전원을 감시하기 위한 전원감시수단; 상기 엘2(L2) 메인보드를 관리하기 위한 프로세싱 수단; 상기 엘2(L2) 메인보드를 적어도 하나 이상 연결하기 위한 에지 엘2(L2) 스위치와 상기 에지 엘2(L2) 스위치를 연결하기 위한 코어 엘2(L2) 스위치를 포함하는 엘2(L2) 스위칭 수단; 및 상기 전원감시수단의 출력 신호와, 상기 프로세싱 수단의 출력 신호와, 상대 엘2(L2) 메인보드의 작동 상태 입력과, 상기 엘2(L2) 메인보드의 슬롯 식별자와, 상기 엘2(L2) 스위칭 수단에 연결된 이더넷의 링크 상태를 입력받아 그 정보를 보관하고, 자신의 동작 상태를 알리기 위한 엘2(L2) 스위치 제어수단을 포함함.
4. 발명의 중요한 용도
본 발명은 통신 시스템 등에 이용됨.
라우터, 제어 경로(Control Path), 이더넷, 코어 스위치, 에지 스위치, 제어 로직
-
-
-
-
-
-
-
-
-
Search Results
164
records
(took 0.169 seconds)
