-
公开(公告)号：KR1019970056500A
公开(公告)日：1997-07-31
申请号：KR1019950053609
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H04L27/34
Abstract: 본 발명은 이동통신 채널에서의 다중파 지연이 한 심볼 이내의 무시할 수 없는 경우에 효과적으로 심볼간 간섭을 극복할 수 있는 데이터 전송장치에 관한 것으로, 한 심볼에 두배의 정보를 포함할 수 있는 변조 방식을 선택한 변조부; 채널에서 발생하는 페이딩을 보상하기 위하여 파일롯을 일정 주기마다 삽입하는 파일롯 삽입부; 한 심볼 이내의 채널 지연에 의한 심볼 간섭을 줄이기 위하여 매 심볼 후에 영심복(zero voltege)을 삽입하는 영심볼 삽입부; 및 대역제한된 채널에서의 심볼간 간섭을 줄이기 위하여 펄스 성형을 하여 안테나를 통해 신호를 출력하는 펄스성형 및 전송부로 구성된 것을 특징으로 하여, 한 심볼 이내의 지연시간을 무시할 수 없는 상황에서는 다중파 지연에 의한 심볼간 간섭을 극복하는데 상당이 효과적이다.
-
公开(公告)号：KR1019970011893B1
公开(公告)日：1997-07-18
申请号：KR1019930030033
申请日：1993-12-27
Applicant: 한국전자통신연구원
Abstract: Disclosed is an apparatus to process an electric wave signal utilizing a transputer. The apparatus comprises a host computer, a central processing means, a receiving means, a frequency converting means, an analog to digital converter, a band dividing means, many digital signal processors and a transputer network. The central processing means controls operation of frequency receiving to determine whole scanning frequency band which is setted by the host computer. The receiving means receives the frequency according to control of the central processing means. The frequency converting means converts the frequency from the receiving means to be in the low band. The analog to digital converter converts the output of frequency converting means into a digital signal. The band dividing means divides the output of analog to digital converter into many bands. The digital signal processors performs the Fast Fourier Transform with the band signals from the band dividing means. The transputer network parallely processes the signals from the digital signal processors, and sens to the processed signals to the host computer. Thereby, the frequency converters can be reduced, band can be simply extended by the transputer network, and the processing time can be reduced.
Abstract translation: 公开了一种利用电脑处理电波信号的装置。 该装置包括主计算机，中央处理装置，接收装置，频率转换装置，模数转换器，频带分割装置，许多数字信号处理器和横渡计算机网络。 中央处理装置控制频率接收的操作以确定由主计算机设置的整个扫描频带。 接收装置根据中央处理装置的控制接收频率。 频率转换装置将来自接收装置的频率转换成低频带。 模数转换器将频率转换装置的输出转换为数字信号。 频带分割装置将模数转换器的输出分成多个频带。 数字信号处理器利用来自频带划分装置的频带信号执行快速傅里叶变换。 该计算机网络并行地处理来自数字信号处理器的信号，并且将已处理的信号感知到主计算机。 因此，可以减少频率转换器，可以通过计算机网络简单地扩展频带，并且可以减少处理时间。
-
公开(公告)号：KR1019960007836B1
公开(公告)日：1996-06-12
申请号：KR1019920026099
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: a counter (408) which receives the clock from external rectangular pulse generator to give the operation pulse; a controller (406) which receives the operation pulse from the counter (408), recognizes the arrival of data in FIFO (401) from the external circuit, indicates the existence of data to be inputted to a link adaptor (403), and outputs the control signal (Ivalid) which enables the link adaptor (403) to transmit data in series; a flip flop (407) which receives the completion signal (Iack) to transmit the the completion signal (Iack) to the controller (406).
Abstract translation: 计数器（408），其从外部矩形脉冲发生器接收时钟以给出操作脉冲; 从计数器（408）接收操作脉冲的控制器（406）从外部电路识别FIFO（401）中的数据到达，指示要输入到链接适配器（403）的数据的存在，并输出 控制信号（Ivalid），其使得链路适配器（403）能够串行传输数据; 触发器（407），其接收完成信号（Iack）以将完成信号（Iack）发送到控制器（406）。
-
公开(公告)号：KR1019960012708A
公开(公告)日：1996-04-20
申请号：KR1019940025179
申请日：1994-09-30
Applicant: 한국전자통신연구원
IPC: H03K3/00
Abstract: 본 발명은, 전파를 이용한 통신에서의 거리에 따른 평균 수신 전력등 위치를 바꾸어가면서 해당 위치에서의 샘플 데이타를 얻고자 할때 필요한 결과에 대하여 최적의 샘플 수를 수집하기 위한 가변 샘플 펄스 발생장치를 제공하는데 그 목적이 있으며, 바퀴에 부착된 일정 거리간격으로 발생하는 펄스 신호를 입력신호로 하여 그의 분주비에 맞게 분주한 결과를 출력으로 하는 다수의 카운터(301)와, 상기 카운터(301)와 연결되어 on/off 스윗치(303)와 연결되어 스윗치의 선택에 따라 사용코자 하는 분주비를 출력으로 하는 선택회로(302)를 구비하여 가변 샘플 펄스를 발생하도록 하였다.
-
公开(公告)号：KR1019950012501B1
公开(公告)日：1995-10-18
申请号：KR1019930030031
申请日：1993-12-27
Applicant: 한국전자통신연구원
IPC: G06F13/00
Abstract: outputting data of 5 bits to a data output port Pa after DTR is changed to a low level "L" in a data transmission part; generating an interrupt when a DSR of a reception part is changed to the high level "H" after the DTR of the transmission part (the DSR of the reception part) is changed to the high level "H" in a handshaking process; reading the data from the other data output port Pb by maintaining RTS at the low level "L" in case that the DSR is at the high level "H"; generating the interrupt when CTS is changed to the high level "H" and the RTR is at the high level "H"; and transmitting the data of 5 bits by maintaining the DTR at the low level "L" in case that the CTS is at the high level "H".
Abstract translation: 在数据传输部分中将DTR改变为低电平“L”之后，将5位数据输出到数据输出端口Pa; 在握手处理中，在发送部分的DTR（接收部分的DSR）变为高电平“H”之后，当接收部分的DSR变为高电平“H”时，产生中断; 在DSR处于高电平“H”的情况下，通过将RTS保持在低电平“L”，从另一个数据输出端口Pb读取数据; 当CTS变为高电平“H”并且RTR处于高电平“H”时产生中断; 并且在CTS处于高电平“H”的情况下，通过将DTR保持在低电平“L”来发送5位的数据。
-
Patent Agency Ranking
-
公开(公告)号：KR1019950022505A
公开(公告)日：1995-07-28
申请号：KR1019930030014
申请日：1993-12-27
Applicant: 한국전자통신연구원
IPC: H04L25/28
Abstract: 본 발명은 PC 버스에 설치하여 PC에서 프로그램으로 생성한 디지틀 신호를 저속에서 고속까지 자유로이 속도를 변화시키며 디지틀 신호 발생을 할 수 있는 고속 디지틀 변조신호 발생 장치에 관한 것이며, PC 버스라인에서 데이타를 전송받는데이타 버퍼(207); PC 버스라인에서 어드레스를 인가받아 부호화 시키는 인코더(206); 상기 데이터 버퍼(207)와 오실레이터(208)에 연결되어 프로그램이 가능하도록 시간을 설정해주는 프로그램 가능 타이머(201); 상기 인코더(206)의 출력을 전달 받으며, 상기 프로그램 가능 타이머(201)에 연결되어 상기 프로그램 가능 타이머(201)를 제어하는 타이밍 제어부(202); 상기 타이밍 제어부(202)의 신호를 입력으로 하여 어드레스를 발생시키는 카운터(203); 상기 인코더(206)와 데이타 버퍼(207)와 타이밍 제어부(202)및 카운터(203)의 출력을 입력으로 하며, 주소에 의하여 라이트(write)할 데이타를 실어주고 WE신호와 OE신호를 발생시키는 메모리부(205); 상기 메모리부(205)의 출력과 타이밍 제어부(202)의 제어신호를 입력으로 하여 데이터를 일시 저장하도록 하는 래치(209); 및 상기 래치(209)의 출력신호를 아날로그 신호로 변환시켜주는 D/A 변환기(204)를 포함하여 구성되는 것을 특징으로 한다.
-
公开(公告)号：KR1019950022099A
公开(公告)日：1995-07-26
申请号：KR1019930030029
申请日：1993-12-27
Applicant: 한국전자통신연구원
IPC: H03K17/00
Abstract: 본 발명은 메모리를 기존의 스위칭 회로에 추가하여 배열변경이 필요할 때마다 메모리의 기록을 바꾸므로 얻고 자 하는 스위칭 배열을 용이하게 얻는 이득 가변 스위칭 장치를 제공하는데 그 목적이 있으며, 전원에 연결된 다수의 릴레이 스위치(101)와, 상기 다수의 릴레이 스위치(101)에 연결되며, 이들을 연결시켜 주는 디지틀 스위치(102)를 구비한 최적이득 배열을 얻기 위한 이득 가변 스위칭 장치에 있어서, 상기 다수의 릴레이 스위치(101)와 상기 디지틀 스위치(102) 사이에 스위칭 배열 데이타를 기록한 메모리(501)와, 상기 메모리(501)의 출력을 증폭하여 상기 다수의 릴레이 스위치(101)에 제공하는 다수의 전류증폭기(502)를 더 구비하도록 하였다.
-
公开(公告)号：KR1019950020234A
公开(公告)日：1995-07-24
申请号：KR1019930030033
申请日：1993-12-27
Applicant: 한국전자통신연구원
Abstract: 본 발명은 A/D변환부와 DSP부 사이에 디지틀 대역분할부를 두어 DSP 또는 CPU보드가 처리할 수 있는 만큼의 대역으로 분할하여 부하를 분담시킴으로써 종래의 시스템으로 여러 대역을 처리할 때 필요했던 수신기와 주파수변환기를 줄이고 분석기능을 강화하고 업그레이드를 용이하게 하기 위한 트랜스퓨터 네트웍을 구비하며, 시스팀동기를 위하여, 호스트 컴퓨터가 수신기에 스캔대역의 시작과 끝 주파수 그리고 스켑 주파수를 셋팅하고 반복적으로 스캔하도록 하고 수신기의 신세사이저 주파수가 록키(Locking)될때 마다 발생하는 펄스를 시스템 동기에 이용하므로써 종래기술의 단점인 수신기 셋팅시간과 신세사이저 록킹후 불필요한 대기시간을 없애므로써 경제적이고 신속하며 확장성이 좋은 전파신호처리 장치를 제공한다.
-
公开(公告)号：KR1019950020038A
公开(公告)日：1995-07-24
申请号：KR1019930029601
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: G06F3/00
Abstract: 본 발명은 , 다수의 PC와 호스트 시스팀을 구비한 장치에 있어서, 공통의 모니터 및 키보드를 필요에 따라 특정 PC에 연결할 수 있도록 하는 선택 스위칭 장치를 제공하는데 그 목적이 있으며, 호스트 컴퓨터(201)와, 상기 호스트 컴퓨터(201)에 연결되는 다수의 퍼스널 컴퓨터(201,203,212)와, 상기 다수의 퍼스널 컴퓨터(201,203,212; 이하, PC라 함)가 공유하는 모니터(210)와 키보드(211)를 구비하는 시스템에 적용되는 스위칭 장치에 있어서, 상기 다수의 PC(202,203,212)에 연결되되 키보드(211)와 모니터(210)를 선택하기 위한 신호선들을 PC본체를 기준으로 하여 방향성에 따라 입력 및 입/출력 신호선과 출력신호선을 할당하여 제어 신호에 따라 상기 신호선의 신호를 멀티플랙싱하는 양방향 및 단방향 멀티 플랙싱 수단(204,205)과, 상기 양방향 및 단방향 멀티플랙싱 수단(2. 4,205)으로 제어신호를 출력하는 제어수단(207)과, 상기 제어수단(207)으로 사용자로 부터의 선택신호를 전달하는 입력수단(209)을 구비하도록 하겠다.
-
-
-
-
-
-
-
-
-
Search Results
205
records
(took 0.022 seconds)
