公开(公告)号：CN1873986A

公开(公告)日：2006-12-06

申请号：CN200610093028.X

申请日：2006-06-02

Applicant: 株式会社瑞萨科技

Inventor： 新居浩二

IPC: H01L27/105 ,  H01L27/10

CPC classification number: G11C11/412 ,  G11C5/14 ,  H01L27/11 ,  H01L27/1104

Abstract: 在存储单元(MC)内，通过内部金属布线(9b)使驱动器晶体管源极触点(DV1、DV2)短路。该金属布线(9b)与相邻列的存储单元隔离，在存储单元列方向上呈锯齿状延伸。可按各列分别配置向驱动器晶体管传送源极电压的线，即使在单端口存储单元结构中，亦能够以存储单元列为单位对驱动器晶体管源极电压进行调整。

公开(公告)号：CN1873633A

公开(公告)日：2006-12-06

申请号：CN200610092308.9

申请日：2006-06-01

Applicant: 株式会社瑞萨科技

Inventor： 坂卷五郎 ,  东优里

IPC: G06F13/38

CPC classification number: G09G5/39 ,  G06F7/768 ,  G06F9/4806 ,  G06F13/10 ,  G06F13/102 ,  G06F13/20 ,  G06F13/4013 ,  G06F13/4022 ,  G06F13/4063 ,  G06F13/4221 ,  G09G3/2096 ,  G09G3/36 ,  G09G3/3648 ,  G09G3/3674 ,  G09G2310/08 ,  G09G2360/10

Abstract: 本发明提供一种即使在外部未识别并行接口的尾数模式也能在外部正确地转换尾数模式的半导体器件。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。

公开(公告)号：CN1866544A

公开(公告)日：2006-11-22

申请号：CN200610077234.1

申请日：2006-04-28

Applicant: 株式会社瑞萨科技

Inventor： 石井元治 ,  远藤诚一

IPC: H01L29/788

CPC classification number: G11C16/3468 ,  G11C16/344 ,  G11C16/3445 ,  G11C16/3477 ,  H01L27/11526 ,  H01L27/11529

Abstract: 在非易失性存储单元(MC；MC0，MC1)中，与存储单元晶体管(MT)串联连接选择晶体管(ST)。该选择晶体管为2层栅极结构，分别驱动各栅极(G1，G2)的电压。使用这些选择晶体管的层叠栅极电极间的电容耦合，将选择晶体管的栅极电位设定为预定的电压电平。可减小选择晶体管栅极电压产生部的产生电压电平的绝对值，降低消费电流，此外，可减小电压产生部的版面设计面积。

公开(公告)号：CN1866533A

公开(公告)日：2006-11-22

申请号：CN200610082640.7

申请日：2006-05-19

Applicant: 株式会社瑞萨科技

Inventor： 松井裕一 ,  岩崎富生 ,  高浦则克 ,  黑土健三

IPC: H01L27/24 ,  H01L21/822

CPC classification number: H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1293 ,  H01L45/144 ,  H01L45/1675

Abstract: 本发明提供一种半导体存储器件及其制造方法。硫属化物材料与硅氧化膜的接合性差，因此出现了在相变存储器的制造工序中容易剥离的课题。另外，相变存储器复位时(非晶化)必须要将硫属化物材料加热到熔点以上，因而出现了需要非常大的重写电流的课题。为解决上述课题，在硫属化物材料层和层间绝缘膜之间、以及硫属化物材料层和插塞之间，插入兼具了接合层和高电阻层(热电阻层)的功能的、由极薄的绝缘体或半导体构成的界面层。

公开(公告)号：CN1862979A

公开(公告)日：2006-11-15

申请号：CN200610077168.8

申请日：2006-04-27

Applicant: 株式会社瑞萨科技

Inventor： 冈崎孝男 ,  福地觉

IPC: H04B1/40 ,  H04L27/18 ,  H03L7/00

CPC classification number: H04L27/2272 ,  H03M1/0607 ,  H03M1/682 ,  H03M1/765 ,  H04L2027/0028 ,  H04L2027/0055

Abstract: 减少了一种无线通信设备的总功耗，该无线通信设备包括用于通信的半导体集成电路(高频IC)以及基带电路，该半导体集成电路具有用于解调并且下变频接收到的信号以及用于调制并且上变频发射信号的功能。半导体集成电路(高频IC)具有时钟产生电路，其产生用于调制发射信号并且解调接收到的信号的参考时钟信号。该时钟产生电路设置有压控振荡器电路(VCXO)，当石英振荡器连接到该压控振荡器电路时，该振荡器电路在取决于石英振荡器的自然频率和施加到其的控制电压的频率下振荡。配置该压控振荡器电路，使得通过在内部DA转换器电路中转换从基带电路提供的数字频率控制信息获得的结果作为控制电压被施加给压控振荡器电路，并且使得该压控振荡器电路在对应于控制电压的频率下振荡。

公开(公告)号：CN1855310A

公开(公告)日：2006-11-01

申请号：CN200610065196.8

申请日：2006-03-27

Applicant: 株式会社瑞萨科技

Inventor： 四方淳史 ,  中村靖宏 ,  熊原千明

IPC: G11C16/20

CPC classification number: G06F13/385

Abstract: 提供一种非易失性存储装置，即便在进行开机重置过程中数据处理部件失去控制时，该设备也不会被死锁。该非易失性存储装置包括第一半导体设备和由该第一半导体设备控制的第二半导体设备，该第一半导体设备含有能够执行指令的数据处理部件和外部接口部件。当检测到该非易失性存储装置外部提供的工作供给电压已经达到或超过了指定的电压时，该外部接口部件对该非易失性存储装置外部提供的初始化命令做出应答，并使该数据处理部件启动重置异常处理。在该重置异常处理已经完成后，该外部接口部件不对该初始化命令做出应答。当在重置异常处理中达到一个指定的状态时，该外部接口部件重新对该初始化命令做出应答，并使该数据处理部件启动该重置异常处理。该指定状态是这样一种状态：在重置异常处理中，该数据处理部件已变得或预期要变得失去控制。

公开(公告)号：CN1829079A

公开(公告)日：2006-09-06

申请号：CN200610009362.2

申请日：2006-02-28

Applicant: 株式会社瑞萨科技

Inventor： 高桥恭一 ,  筒井孝幸 ,  赤嶺均 ,  森泽文雅 ,  松平信洋

IPC: H03F3/21 ,  H04B7/26

CPC classification number: H03F1/0261 ,  H03F1/0205 ,  H03F3/24 ,  H03F3/60 ,  H03F2200/105 ,  H03G3/3047

Abstract: 本发明提供一种高频功率放大的电子部件(RF功率模块)，其将自动执行在发送开始时用于正确输出功率的预充电电平设置，而不需要基带IC上运行的用于预充电的软件处理程序，其能减少用户、也就是移动电话制造商的负担。所述被配置成放大RF发送信号的电子部件包括基于输出功率水平指示信号向高频功率放大器电路中的偏置控制电路提供输出功率控制电压的输出功率控制电路。该电子部件配备有预充电电路，其中所述电子部件配备有预充电电路，其在由发送开始时的电源电压的升高而触发，检测流过末级功率放大元件的电流的同时，增高所述输出功率控制电压以产生预定水平的输出功率。

公开(公告)号：CN1819059A

公开(公告)日：2006-08-16

申请号：CN200610006409.X

申请日：2006-01-20

Applicant: 株式会社瑞萨科技

Inventor： 土健三 ,  伊藤清男 ,  高浦则克 ,  长田健一

IPC: G11C11/4197 ,  G11C16/02 ,  G11C11/56

CPC classification number: G11C13/0002 ,  G11C13/0004 ,  G11C13/0033 ,  G11C13/0069

Abstract: 提供一种半导体集成电路装置，即使是增加写入次数也可以获得高可靠性。其构成为，在由第1电极(155)和第2电极(154)夹着信息存储部的存储单元中进行电流从第1电极(155)流向第2电极(154)的动作，并进行反方向的电流从第2电极(154)流向第1电极(155)的动作。由于第1脉冲(171)而产生组成偏离，但通过施加第2脉冲(172)可以消除组成的偏离，使组成恢复到原来的状态。

公开(公告)号：CN1269224C

公开(公告)日：2006-08-09

申请号：CN03178631.6

申请日：2003-07-17

Applicant: 株式会社瑞萨科技

Inventor： 前田茂伸 ,  前川繁登 ,  松本拓治

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/02

CPC classification number: H01L29/045 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1087 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78615 ,  H01L29/78621 ,  H01L29/78654 ,  H01L29/78687 ,  H01L29/78696

Abstract: 提供一种作为形成于半导体基片上的半导体装置，可有效利用半导体基片特长的半导体装置及其制造方法。在使支持基片(1)的晶向 与SOI层(3)的晶向 相一致而形成的SOI基片上，形成包含P型本体层(3a)的N沟道MOS晶体管和与P型本体层(3a)接触的本体电压施加用P型有源层(6)。连接P型本体层(3a)与本体电压施加用P型有源层(6)的通路与SOI层(3)的晶向 平行配置。由于在晶向 空穴的移动度较大，因而可减小上述通路中的寄生电阻Ra、Rb。这样，对P型本体层(3a)的电压传输可较快进行，P型本体层(3a)中电压的固定能力得到提高。

公开(公告)号：CN1812083A

公开(公告)日：2006-08-02

申请号：CN200610005710.9

申请日：2006-01-06

Applicant: 株式会社瑞萨科技

Inventor： 梶原良一 ,  伊藤和利 ,  键井秀政 ,  冈浩伟 ,  中村弘幸

IPC: H01L23/488 ,  H01L21/60 ,  H01L21/52 ,  B23K35/22 ,  B23K35/26

CPC classification number: H01L23/3735 ,  H01L23/3107 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/49537 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/06 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/743 ,  H01L24/78 ,  H01L24/83 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/29 ,  H01L2224/291 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/29294 ,  H01L2224/29298 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/743 ,  H01L2224/78 ,  H01L2224/78301 ,  H01L2224/83192 ,  H01L2224/83206 ,  H01L2224/83385 ,  H01L2224/83801 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01073 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/0134 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12041 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/01039 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01031 ,  H01L2924/01012 ,  H01L2924/01032 ,  H01L2924/01026 ,  H01L2924/01083 ,  H01L2924/3512 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929

Abstract: 本发明的课题是在管芯键合中可使用无铅焊锡。在半导体芯片1与Cu合金制的键和焊盘4之间配置应力缓冲板8，通过用以固相温度大于等于270℃且液相温度小于等于400℃的Sn－Sb－Ag－Cu为主要构成元素的无铅焊锡的接合材料10、9接合半导体芯片1与应力缓冲板8和应力缓冲板8与键和焊盘4，可使用无铅焊锡进行管芯键合而不发生芯片裂纹。