-
公开(公告)号：KR1020010064253A
公开(公告)日：2001-07-09
申请号：KR1019990062403
申请日：1999-12-27
IPC: H04L12/28
Abstract: PURPOSE: A method for controlling a message of a TIWM(Trunk InterWorking Module) in an ATM(Asynchronous Transfer Mode) switching system is provided to supply an E1 trunk interworking, using a multiple processing method of a protocol message and a processing method of a device message. CONSTITUTION: A system is initialized in an initial operation of a network interworking board. A message distributing unit(22) receives a message, for distributing. A link transmitting unit(23) receives a message, to transmit the received message to a switch unit. A link managing unit(24) receives a message, to process the received message. A link receiving unit(20) receives a message, to process the received message.
Abstract translation: 目的：提供一种用于控制ATM（异步传输模式）交换系统中的TIWM（中继互通模块）的消息的方法，以使用协议消息的多种处理方法和一种协议消息的处理方法来提供E1中继互通 设备讯息。 规定：在网络互通板的初始操作中初始化系统。 消息分发单元（22）接收消息以进行分发。 链路发送单元（23）接收消息，将接收到的消息发送到交换单元。 链接管理单元（24）接收消息以处理接收到的消息。 链路接收单元（20）接收消息，处理接收到的消息。
-
公开(公告)号：KR1020010001981A
公开(公告)日：2001-01-05
申请号：KR1019990021541
申请日：1999-06-10
IPC: H04L12/28
CPC classification number: H04L12/5601 , H04L2012/5613 , H04L2012/5648 , H04L2012/5658 , H04L2012/5672
Abstract: PURPOSE: The circuit for multiplexing an asynchronous transfer mode cell for interlinking narrow band networks to each other is provided to perform the function for controlling a user parameter by obtained connection information, and synchronize a user cell and a received IPC cell with the module clock from a clock generator, and thereby transmitting a cell to an asynchronous transfer mode switch. CONSTITUTION: An upper direction cell bus(11) receives the user cell by a word size. A cell bus buffer(12) removes an external noise. A cell bus controller(13) checks if the transmission of the cell is requested, and efficiently transmits the cell. A content address memory(14) is accessed when the connector for the header of a received user cell is generated. A cell controller(15) is connected to the controller(13) and the memory(14). A FIFO memory(21) receives the signals from the controller(15). A memory(22) stores control data and statistical data. A processor(23) controls a traffic parameter. A FIFO memory(31) stores the user cell passed via the processor(23). A head conversion table(35) is connected to a header transfer and cell integrated circuit(34).
Abstract translation: 目的：提供用于多路复用用于互连窄带网络的异步传输模式小区的电路，以通过获得的连接信息执行用于控制用户参数的功能，并且将用户小区和接收到的IPC小区与模块时钟进行同步 时钟发生器，从而将单元发送到异步传输模式开关。 构成：上方单元总线（11）以字大小接收用户单元。 信元总线缓冲器（12）消除外部噪声。 信元总线控制器（13）检查是否请求小区的传输，并且有效地发送小区。 当生成用于接收的用户小区的报头的连接器时，访问内容地址存储器（14）。 电池控制器（15）连接到控制器（13）和存储器（14）。 FIFO存储器（21）从控制器（15）接收信号。 存储器（22）存储控制数据和统计数据。 处理器（23）控制流量参数。 FIFO存储器（31）存储经由处理器（23）传递的用户单元。 头转换表（35）连接到标题传送和单元集成电路（34）。
-
公开(公告)号：KR100256701B1
公开(公告)日：2000-05-15
申请号：KR1019970072839
申请日：1997-12-23
IPC: H04L7/00
Abstract: PURPOSE: An interworking apparatus between a frame relay and an asynchronous transfer mode is provided to decrease processing functions due to a processor and fast process a lot of simple transformation functions, thereby performing the interworking functions between a frame relay and an ATM(Asynchronous Transfer Mode). CONSTITUTION: A high level data connection controller(310) controls the connection of high level data. A transceiver frame relay controller(320) receives the data from the high level data connection controller(310) to inspect whether a receive frame observes traffic parameters. A physical layer controller(330) receives the output signals of the high level data connection controller(310) to control physical layer connections. A transceiver packet memory(340) stores the fee load of the frame received from the transceiver frame relay controller(320) and transfers stored data to the transceiver frame relay controller(320). An assemble/dissemble controller(350) converts the frame stored in the memory into transfer mode cells, assembles received asynchronous transfer mode cells to store in the memory, and inspects the transfer error of the received data. A transceiver FIFO(360) stores the received asynchronous transfer mode cells, and stores the received data into cell unit. A cell bus controller(370) transfers the asynchronous transfer mode cells to the transceiver FIFO(360) and provides a control signals for controlling the assemble/dissemble controller(350) and transceiver FIFO(360).
Abstract translation: 目的：提供帧中继和异步传输模式之间的互通设备，以减少处理器的处理功能，并快速处理许多简单的转换功能，从而执行帧中继和ATM之间的互通功能（异步传输模式 ）。 构成：高级数据连接控制器（310）控制高电平数据的连接。 收发机帧中继控制器（320）从高级数据连接控制器（310）接收数据，以检查接收帧是否观察到业务参数。 物理层控制器（330）接收高级数据连接控制器（310）的输出信号以控制物理层连接。 收发器分组存储器（340）存储从收发机帧中继控制器（320）接收的帧的费用负荷，并将存储的数据传送到收发器帧中继控制器（320）。 组装/解组合控制器（350）将存储在存储器中的帧转换为传输模式单元，组装接收到的异步传输模式单元以存储在存储器中，并检查接收到的数据的传输错误。 收发器FIFO（360）存储所接收的异步传输模式单元，并将接收到的数据存储到单元单元中。 信元总线控制器（370）将异步传输模式单元传送到收发器FIFO（360），并提供用于控制组装/解组合控制器（350）和收发器FIFO（360）的控制信号。
-
公开(公告)号：KR100256688B1
公开(公告)日：2000-05-15
申请号：KR1019970073026
申请日：1997-12-24
IPC: H04L12/28
Abstract: PURPOSE: A line matching apparatus for interworking function of an ATM exchange is provided to directly accommodate primary group transfer rate interface subscribers of the existing PSTN R2 trunk, a narrow band No. 7 signalling network and broadband ISDN by an ATM exchange by matching the existing network interface, having a lower layer signal termination function below layer 2 of the existing network, and converting time divided channel data into an ATM cell. CONSTITUTION: A clock generator (17) receives a 16.384 MHz system clock inputted from an external source and a serial bit clock restored from a T1/E1 line, selects one of them to generate a 4,096 MHz, a 2,048 MHz serial bit clock and a 8 KHz frame synchronous signal therefrom and provides them to a line interface(18), a time slot exchange unit(34) and a data converting controller(23). The line interface(18) extracts a 2.048 Mhz clock from the receiving bit stream and supplies a timing signal required for regeneration of data to the clock generator(17), processes a Wander and a jitter, detects a signal loss and performs a conversion of a U/B signal. A time slot exchanging unit(34) performs a nx64Kbps channel switching between input/output 2.048 Mbps sub-highways according to switching control information received from a main controller(19). A common line signal channel previously assigned among input sub-highways from the line interface(18) is separately switched to a specific channel of an output sub-highway connected to the main controller(19), and conversely, a signal channel received from the main controller is switched to a specific channel of the output sub-highway. A user data channel other than the signal channel is switched to a signal and tone controller(20), the data converting controller(23) or the tone generator according to a call processing state.
Abstract translation: 目的：提供ATM交换机互通功能的线路匹配装置，通过匹配现有的PSTN R2中继线，窄带7号信令网络和宽带ISDN，通过ATM交换机直接适应 网络接口，在现有网络的层2之下具有较低层信号终止功能，并将时分分频信道数据转换成ATM信元。 构成：时钟发生器（17）接收从外部源输入的16.384MHz系统时钟和从T1 / E1线恢复的串行位时钟，选择其中之一产生4,096MHz，2,048MHz串行位时钟和 8KHz帧同步信号，并将其提供给线路接口（18），时隙交换单元（34）和数据转换控制器（23）。 线路接口（18）从接收比特流提取2.048Mhz时钟，并将数据再生所需的定时信号提供给时钟发生器（17），处理漂移和抖动，检测信号丢失并执行 一个U / B信号。 时隙交换单元（34）根据从主控制器（19）接收的切换控制信息，在输入/输出2.048Mbps子高速公路之间执行nx64Kbps信道切换。 先前在从线路接口（18）的输入子高速公路中分配的公共线路信号信道被分别切换到与主控制器（19）连接的输出子高速公路的特定信道，相反地，从 主控制器切换到输出子公路的特定通道。 除了信号通道之外的用户数据信道根据呼叫处理状态切换到信号和音调控制器（20），数据转换控制器（23）或音调发生器。
-
公开(公告)号：KR100243407B1
公开(公告)日：2000-02-01
申请号：KR1019970021771
申请日：1997-05-29
IPC: H04L12/433 , H04L12/46
Abstract: 본 발명은 공중교환전화망(PSTN) 정합장치의 프로세서 로딩방법에 관한 것으로서, 로딩처리부에서 상기 PSTN 정합장치의 전원이 켜지면 하드웨어롬을 시작하고 디버거를 초기화한 후 관련 메모리를 검사하여 이상이 있으면 운용유지보수 기능으로 통보하고, 메모리 검사 완료 후 PSTN 정합 장치에 연결된 공통버스와 직접 메모리주소 인터럽트, 브이엠이(VME)를 검사하여 오류일 경우 검사실패보고를 상기 운용유지보수 기능으로 통보하고, PSTN 정합시스템의 시스템로딩을 재시작하고 종료하며, 상기 검사 후 정상이면 로딩요구메시지를 조립하여 웅용적용계층 5 처리부, 인터럽트 처리부, 내부모듈 처리부를 경유하여 시스템 제어부로 송신하고 활성화 상태로 천이하는 상기 시스템 제어부와 로딩 메시지 처리를 수행하고, 상기 로딩메시지를 내부프로세서� ��신 메시지로 송수신하기 위해 ATM 적응계층 처리를 수행하며, 상기 로딩메시지 처리의 활성화 상태에서 ATM 내부모듈 처리부로 부터 ATM 셀을 수신하여 인터럽트 처리시 VME 인터럽트가 발생신호가 수신되면, 메시지를 버퍼에 임시 저장하고, 저장된 메시지를 분석하여 수신된 메시지를 상기 ATM 적응계층 5처리부에서 메시지 조립 및 분석을 수행하여 신호 번호 및 길이를 검사하여 최대번호와 최대길이내의 조건을 만족하면 로딩가용상태가 되며, 상기 검사 후 로딩가용상태가 아니면 오류보고를 통보하여 로딩처리시 에러처리를 하도록 하는 송수신 처리를 담당하는 ATM 내부모듈처리를 수행하고, 수신된 ATM 셀을 인터럽트에 의해 송수신 하는 인터럽트 처리를 수행함으로써, 협대역 종합정보통신망(ISDN) 가입자 프로세서 및 중계선 프로세서 시스템로딩� �도 직접 적용하여 ATM 교환기가 다른 가입자 연동장치를 경유하지 않고 직접 시스템로딩을 수용함으로 인해 ATM 교환기의 융통성과 확장성을 기술적으로 높일 수 있는 효과가 있다.
-
Patent Agency Ranking
公开(公告)号：KR100238432B1
公开(公告)日：2000-01-15
申请号：KR1019970060673
申请日：1997-11-18
IPC: H04L12/28
Abstract: 본 발명은 ATM과 프레임 릴레이와의 연동 기능 구현에 필수적인 기능으로서, UNI/NNI, 망/서비스 연동, 망 연동 내의 일대일/다대일 연동 기능에 따라 단방향/양방향, 이벤트-구동 방식 등으로 구분되어 적용되는 ITU-T Q.933 Annex A의 PVC 상태 관리 절차를 ATM교환기 내에서 구현되는 연동 기능 구조상에서 적용 가능한 방법에 관한 것으로서, 프로토콜 변환을 위한 서비스 연동의 경우인 단방향, 양방향, 이벤트-구동 모드의 영구적 가상 접속(PVC) 상태 관리 연동의 경우에 PVC상태 정보 테이블을 참조하고, ATM망을 기간망으로 두개의 FR망을 연결시키기 위한 망 연동의 경우 단방향, 양방향, 이벤트-구동 모드의 PVC 상태 관리 연동의 경우에 해당 FR측 상태 정보 관리 테이블 또는 ATM측 상태 정보 테이블을 참조하고, 그리고 수신되는 상태 메시지의 정보를 이용하여 그 상태 정보 테이블을 변경하는 것이다.
-
公开(公告)号：KR100216541B1
公开(公告)日：1999-08-16
申请号：KR1019970021768
申请日：1997-05-29
Applicant: 한국전자통신연구원
IPC: G08B25/00
CPC classification number: A62B3/00
Abstract: 본 발명은 건물의 소방활동 지원 시스템 및 그를 이용한 소방활동 방법에 관한 것으로서, 소방요원의 이동 방향 및 속도를 추출하는 트랙커와, 소방요원의 시선 방향을 추출하고, 그래픽 및 문자 정보를 부가하여 소방요원의 현재 위치 정보를 소방요원에게 보여주는 투시형 HMD(Head-mounted display)와, 건물의 구조 및 그와 관련된 명칭의 정보 데이타베이스를 저장하여, 상기 트랙커에서 추출된 소방요원의 이동 정보 및 상기 정보 데이타베이스에 의거하여 소방요원의 건물안에서의 위치를 추적하고, 상기 투시형 HMD에서 추출된 소방요원의 시선 방향 정보와 상기 정보 데이타베이스에 의거하여 소방요원의 현재 위치에서 주시하고 있는 건물 내부의 구조 및 구조물에 대한 부가 정보를 파악하여 상기 투시형 HMD로 전송하는 외부 컴퓨터와, 상기 트랙커 및 � �시형 HMD와 상기 외부 컴퓨터간 정보를 송수신하는 무선데이타 송수신장치로 구성되어, 소방요원에게 현재 있는 위치에서 건물의 내부 구조 및 주요 물체의 문자 정보를 실시간으로 제공하는 장치 및 방법이다.
-
公开(公告)号：KR1019990038314A
公开(公告)日：1999-06-05
申请号：KR1019970057978
申请日：1997-11-04
IPC: H04L12/28
Abstract: 본 발명은 다대일 마스터/슬래이브 구조에서의 이중 포트램(DPRAM) 통신방법에 관한 것으로서, 상기 N:1 마스터/슬래이브 구성상 필요한 보드들간의 DPRAM을 통한 고속 통신을 위해 슬래이브 보드내에 이중 포트램을 두어 폴링(polling) 또는 인터럽트 기능을 이용해 전달할 데이터의 유실과 오류가 없이 고속 통신할 수 있는 큐(Queue) 핸들링 알고리즘을 제안하고, 전달할 메시지(MSG) 길이의 가변 여부에 따라 알고리즘의 차이가 있는데, 전달할 메시지의 길이가 고정된 경우의 폴링 또는 인터럽트를 이용한 알고리즘과 전달할 메시지의 길이가 가변일 경우의 알고리즘을 제안함으로써, 전달해야할 데이터의 유실 및 오류율을 줄일 수 있으며, 전달할 데이터의 형태에 관계없이 어떠한 경우에도 적용 가능한 효과가 있다.
-
公开(公告)号：KR100175466B1
公开(公告)日：1999-04-01
申请号：KR1019950052307
申请日：1995-12-20
IPC: H04L12/46 , H04L12/933 , H04L7/00
Abstract: 본 발명은 비동기 전달모드 교환 시스템에서 공중전기통신망 가입자 정합장치 및 호처리 방법에 관한 것으로, 상기 PSTN 가입자 정합장치(3) 내의 타임스위치부(10)와의 서브하이웨이 인터페이스를 제공하고 ATM 적응계층 형태 1의 셀 조립/분해 기능을 제공하는 셀조립/분해부(14), 상기 셀조립/분해부(14)로부터의 사용자 셀과 미설명된 연동제어부(16)로부터의 프로세서간 메시지 셀을 수신하여 다중화한 후 ATM 스위치 인터페이스로 전송하고, 반대로 ATM 스위치 인터페이스로부터 수신된 셀을 역다중화하여 상기 셀조립/분해부(14) 또는 연동제어부(16)로 분해하여 전송하는 ATM스위치인터페이스부(15), 공통버스 인터페이스를 통해 상기 PSTN 가입자 정합장치(3) 내의 PSTN 제어부(12)와의 통신 기능을 담당하고, VME 버스를 통해 상기 셀조립분해부(14) 및 ATM 스위치 � ��터페이스부(15)를 제어하며, 상기 PSTN 가입자 정합장치(3) 내의 PSTN 제어부(12)와의 통신 기능을 담당하고 VME 버스를 통해 상기 셀조립분해부(14) 및 ATM 스위치인터페이스부(15)를 제어하며, 상기 PSTN 가입자 정합장치(3) 내의 PSTN 제어부(12)와 상기 ATM 가입자 정합장치(1) 내의 ATM 제어부(6) 사이의 메시지 정합기능을 제공하는 연동제어부(16), 및 상기 ATM 가입자 정합장치(1)로부터의 ATM 시스템클럭으로 PSTN 정합을 위해 요구되는 PSTN 시스템클럭을 발생하여 상기 타임스위치부(10)로 공급하는 클럭발생부(17)를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980085633A
公开(公告)日：1998-12-05
申请号：KR1019970021771
申请日：1997-05-29
IPC: H04L12/433 , H04L12/46
Abstract: 본 발명은 공중교환전화망(PSTN) 정합장치의 프로세서 로딩방법에 관한 것으로서, PSTN 가입자 정합장치는, 아날로그 가입자 인터페이스 기능, 타임슬롯 교환기능, 집선기능, ATM 정합부와의 정합기능을 수행하는 타임스위치 정합기능, 가입자 선로에 호출신호 공급, 회의 통화기능, 음성 녹음안내 서비스, 공통버스 정합기능을 수행하는 PSTN 정합부와, 사용자 정보에 대한 ATM 적응계층 및 내부 프로세서 통신 메시지에 대한 내부 ATM 적응계층 기능을 수행하는 ATM 정합부를 구비하여, ATM 정합부에서 가입자 프로세서와 연동 프로세서의 동작을 수행하기 위해 ATM 스위치의 시스템 제어부로부터 시스템로딩을 수행하며, ATM 교환기의 PSTN 정합장치에서 프로세서로딩을 제어하는 방법을 제공함으로써, 협대역 종합정보통신망(ISDN) 가입자 프로세서 및 중계선 프로� ��서 시스템로딩에도 직접 적용하여 ATM 교환기가 다른 가입자 연동장치를 경유하지 않고 직접 시스템로딩을 수용함으로 인해 ATM 교환기의 융통성과 확장성을 기술적으로 높일 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
260
records
(took 0.026 seconds)
