-
171.发明公开
公开(公告)号：KR1019960018943A
公开(公告)日：1996-06-17
申请号：KR1019940029929
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: G06F13/28
Abstract: 본 발명은 주변장치 연결(PCI) 버스상에서 선입선출 메모리를 이용하여 오디오 프로세서의 집적 메모리 접근 데이터 포트를 제어할 수 있도록 함으로써 호스트의 개입 없이 호스트 시스템내의 메인 메모리와 오디오 프로세서간에 데이터를 고속으로 전송하도록 하여 호스트의 부담을 줄일 수 있는 주변 장치연결 버스상에서의 선입선출 메모리를 이용한 오디오 집적 메모리 접근 구현회로 및 그 방법에 관한 것이다.
특징적인 구성으로는 호스트 버스인 주변장치 연결버스와 멀티미디어 디바이스를 인터페이스하기 위한 주변장치 연결버스 인터페이스부와, 오디오 프로세서로부터의 집적 메모리 접근 동작을 제어하기 위한 집적 메모리 접근 제어부와, 상기 주변장치 연결버스 인터페이스부 및 오디오 프로세서와 데이터버스로 연결되고 상기 집적 메모리 접근 제어부의 제어신호에 의한 오디오 재생 및 오디오 녹음을 위한 데이타를 저장하는 제1∼제2의 선입선출 메모리부와, 상기 선입선출 메모리부를 통하여 호스트로부터 오디오데이터를 받아서 디지탈 데이터를 아날로그 신호로 변환하여 출력하거나 마이크 및 라인 입력등을 통하여 입력되는 아날로그 오디오신호를 디지탈 데이터로 변환하여 호스트에게 전송하는 오디오 프로세서부로 구성함과, 호스트나 오 디오 프로세서로부터 집적 메모리 접근 요구신호의 발생여부를 판별하여 집적 메모리 접근 요구신호가 발생되지 않으면 대기상태로 머물고 집적 메모리 접근 요구신호가 발생하면 재생/녹음요구신호인지를 다시 판별하는 제1단계와, 상기 제1단계에서 판단결과 재생요구신호이면 재생승인신호를 오디오 프로세서에게 전송한 후 제1선입선출 메모리부의 데이터를 읽어서 오디오 프로세서에 전송하는 제2단계와, 상기 제1단계의 판단결과 녹음요구신호이면 녹음승인신호를 오디오 프로세서에게 전송한 후 오디오 프로세서에 있는 데이터를 읽어서 제2선입선출 메모리부에 전송하는 제3단계와, 상기 제2단계 및 제3단계의 데이터 전송이 완료되면 상기 집적 메모리 접근 요구신호의 발생여부 판별단계로 복귀하여 다음 집적 메모리 접근 요구신호가 발생 는가를 점검자는 제4단계로 이루어짐에 있다.-
-
-
公开(公告)号：KR1019940017427A
公开(公告)日：1994-07-26
申请号：KR1019920023358
申请日：1992-12-04
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 토큰 버스 구조의 공장자동화용 미니 맵(Mini-MAP)네트워크와 토큰버스 제어기를 인터페이싱하는 네트워크 접속장치에 관한 것으로, 캐리어 밴드모뎀 및 그 제어회로를 접속장치내에 구성하고, 캐리어 밴드모뎀과 토큰버스 제어기는 직렬접속방식으로 인터페이스 되고 토큰버스 네트워크와는 증폭기와 커넥터를 이용하여 접속되어, 종래의 외장형 또는 내장형 모뎀들이 사용하던 외부 인터페이스가 불필요하고 네트워크 접속장치의 설치비용이 저렴하면서도 시스템 구성이 간단해지는 장점을 갖는다.
-
Patent Agency Ranking
公开(公告)号：KR1019940006198B1
公开(公告)日：1994-07-11
申请号：KR1019910023206
申请日：1991-12-17
Applicant: 한국전자통신연구원
IPC: G05B15/00
Abstract: The distributed process control system is divided into certain number of subsystems and a coordinator adjusts the control objectives of the subsystems. The method comprises the steps of: (A) initializing a coordination vector of a coordinator by zero; (B) transmitting the coordination vector to lower class; (C) calculating control law (Ui(K)), state variable Xi(t), and input vector Zi(K) in respective subsystems; (D) transmitting the calculated result to a coordinator; (E) calculating error of a system using the coordination vector; (F) calculating control input when the error is near zero and otherwise repeating the step (C) to (E); and (G) calculating optimal state variable Xi(K) and control law Ui(K).
Abstract translation: 分布式过程控制系统分为一定数量的子系统，协调器调整子系统的控制目标。 该方法包括以下步骤：（A）将协调器的协调向量初始化为零; （B）将协调向量传递给下级; （C）计算各子系统中的控制律（Ui（K）），状态变量Xi（t）和输入向量Zi（K） （D）将计算结果传送给协调员; （E）使用协调向量计算系统的误差; （F）当误差接近零时计算控制输入，否则重复步骤（C）至（E）; 和（G）计算最优状态变量Xi（K）和控制律Ui（K）。
-
公开(公告)号：KR1019940003329B1
公开(公告)日：1994-04-20
申请号：KR1019910022634
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: The module serially connects a Mini-MAP network and an RS-232C interface to a programmable device to produce the remote control monitoring function of the programmable device which connects to the general purpose MAP connection module. The module includes a main control unit (MCU) which has a microprocessor, a network interface unit (NIU) which has the function of communication, a serial input output device (SIO) which has the function of connecting to the program mable device console, and a power suppy unit. The functions of MCU are the network console function, SIO port application control program, and program diagonistic function.
Abstract translation: 该模块将Mini-MAP网络和RS-232C接口串行连接到可编程设备，以产生连接到通用MAP连接模块的可编程设备的远程监控功能。 该模块包括具有微处理器的主控制单元（MCU），具有通信功能的网络接口单元（NIU），具有连接到程序可控设备控制台的功能的串行输入输出设备（SIO） 和电力单位。 MCU的功能是网络控制台功能，SIO端口应用控制程序和程序对角功能。
-
公开(公告)号：KR1019940003328B1
公开(公告)日：1994-04-20
申请号：KR1019910022633
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: The MAP network interface for data exchange between the central processing unit and a Mini-Map comprises a micro-processor (M) to control peripheral devices, a latch (L) to recognize address data bus, a bus transceiver (BT) for two-way transmission, system RAM (SDRAM) and ROM (SROM), a bus control modem to control system bus access between the processor and a token-bus controller, a system RAM controller (DRC), a token-bus controller (TBC) for data transmission between CPU and the transmission media, and an interface for personal computer communication.
Abstract translation: 用于中央处理单元和迷你地图之间的数据交换的MAP网络接口包括控制外围设备的微处理器（M），用于识别地址数据总线的锁存器（L），用于二进制数据的总线收发器（BT） 系统RAM（SDRAM）和ROM（SROM），用于控制处理器和令牌总线控制器之间的系统总线访问的总线控制调制解调器，系统RAM控制器（DRC），令牌总线控制器（TBC），用于 CPU与传输媒体之间的数据传输，以及个人计算机通信接口。
-
公开(公告)号：KR1019930014081A
公开(公告)日：1993-07-22
申请号：KR1019910023204
申请日：1991-12-17
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: 본 발명은 네트워크 접속기와 중앙제어장치간의 이중포트(dualport) 메모리 접속장치 및 제어방법에 관한 것으로서, 특히 MAP 네트워크 접속용 프로세서와 중앙제어장치간에 이중포트 메모리를 접속하여 이들사이의 데이타 전송을 위한 접속장치와 제어방법에 관한 것이다.
네트워크 접속용 프로세서(10)와 중앙처리장치(20)를 구비한 컴퓨터 시스템에 있어서, 상기 프로세서(10)와 중앙처리장치(20)가 공유하며 아울러 이들 사이에 접속되어 있는 공유 메모리인 제1 및 제2듀얼포트 메모리(30),(40)와; 상기 프로세서(10)에서 출력되는 소정 비트신호를 인가하여 상기 듀얼프트 메모리(30),(40)의 영역이 지정되고 아울러 상기 듀얼포트 메모리의 독출 및 기입을 제어하는 제1메모리 지정수단과; 상기 프로세서(10)와 상기 메모리(30),(40) 사이의 데이타 전송방향을 결정하는 제1전송제어 수단과; 상기 중앙제어장치(20)에서 출력되는 소정비트의 신호를 인가하여 상기 메모리(30),(40)에 인가되는 8비트 신호를 상위 8비트 또는 하위 8비트데이타로 결정하는 데이타 결정수단과; 상기 중앙제어장치(20)와 상기 메모리(30),(40)사이의 데이타 전송 방향을 결정하는 제2전송제어 수단과; 상기 중앙처리장치(20)에서 출력되는 소정비트의 신호를 인가하여 상기 메모리의 데이타 독출 및 기입을 제어하는 제2메모리 지정수단을 포함하는 것을 특징으로 한 것이다. -
-
-
-
-
-
-
-
Search Results
179
records
(took 0.019 seconds)
