-
公开(公告)号:FR3032573A1
公开(公告)日:2016-08-12
申请号:FR1550952
申请日:2015-02-06
Inventor: COTTINET JONATHAN , BINI JEAN-CLAUDE
Abstract: Procédé d'émission et/ou de réception d'un signal audio potentiellement agresseur comportant une émission et/ou une réception de groupes successifs de données cadencées par un premier signal d'horloge au sein de trames respectives successives synchronisées par un second signal d'horloge. En présence d'un risque d'interférence du signal audio potentiellement agresseur avec un autre signal potentiellement victime lors de l'émission ou de la réception du signal potentiellement agresseur, on modifie la fréquence (SCK) du premier signal d'horloge en maintenant inchangée la fréquence (SYNC) du second signal d'horloge.
-
公开(公告)号:FR3032076A1
公开(公告)日:2016-07-29
申请号:FR1550566
申请日:2015-01-26
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: RIZZO PIERRE , TORNAMBE ANTHONY
IPC: H04B5/00
Abstract: Système comprenant une antenne (ANT2), des moyens de communication (2, 3) configurés pour recevoir et/ou émettre des informations via ladite antenne selon un protocole de communication sans contact, des moyens de chargement (6, 4) configurés pour effectuer un chargement sans contact d'un module d'alimentation (5) via ladite antenne (ANT2), et des moyens de commande (1) configurés pour rendre sélectivement opérationnels les moyens de communication ou les moyens de chargement.
-
公开(公告)号:FR3023396B1
公开(公告)日:2016-07-29
申请号:FR1456298
申请日:2014-07-02
Applicant: STMICROELECTRONICS (ROUSSET) SAS , CENTRE NAT RECH SCIENT , UNIV JEAN MONNET SAINT ETIENNE
Inventor: HADDAD PATRICK , FISCHER VIKTOR
-
公开(公告)号:FR3029343A1
公开(公告)日:2016-06-03
申请号:FR1461549
申请日:2014-11-27
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: TAILLIET FRANCOIS
IPC: G11C16/02
Abstract: Dispositif intégré de mémoire non volatile, comprenant au moins une cellule-mémoire intégrée du type EEPROM (CEL) comportant un transistor à grille flottante (TR) et un transistor de sélection (TA) connectés en série entre une ligne de source (SL) et une ligne de bit (BL) et des moyens de programmation (MPR) de ladite au moins une cellule-mémoire . Le transistor de sélection (TA) est connecté entre le transistor à grille flottante (TR) et ladite ligne de source (SL), et les moyens de programmation (MPR) sont configurés pour programmer ladite au moins une cellule-mémoire avec une tension de programmation partagée entre une tension positive (Vpp+) et une tension négative (Vpp-).
-
公开(公告)号:FR3029324A1
公开(公告)日:2016-06-03
申请号:FR1461631
申请日:2014-11-28
Applicant: PROTON WORLD INT NV , STMICROELECTRONICS (ROUSSET) SAS
Inventor: VAN NIEUWENHUYZE OLIVIER , CHARLES ALEXANDRE
Abstract: L'invention concerne un dispositif NFC (communications en champ proche) comprenant : un routeur NFC (202) comprenant une mémoire (304) adaptée à mémoriser des données à partager avec un dispositif externe (301) ; et un circuit d'antenne NFC (204), le routeur NFC (202) étant capable de fonctionner dans un mode d'émulation de carte dans lequel les données partagées mémorisées par la mémoire (304) sont accessibles par l'intermédiaire du circuit d'antenne NFC (204).
-
公开(公告)号:FR3018952B1
公开(公告)日:2016-04-15
申请号:FR1452363
申请日:2014-03-21
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: BATTISTA MARC , TAILLIET FRANCOIS
IPC: H01L21/8244 , G11C14/00 , H01L27/085
-
公开(公告)号:IT1393759B1
公开(公告)日:2012-05-08
申请号:ITTO20080581
申请日:2008-07-28
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: DE SANDRE GUIDO , BETTINI LUCA
-
公开(公告)号:US12284279B2
公开(公告)日:2025-04-22
申请号:US17981200
申请日:2022-11-04
Applicant: STMICROELECTRONICS (ROUSSET) SAS
Inventor: Guilhem Assael
Abstract: The present disclosure relates to a cryptographic method including the execution, by a cryptographic circuit, of an algorithm applied to a scalar in order to generate an output vector, of length L+n, which digits are d0, . . . , dL+n−1, the algorithm comprising iterations i, each iteration i taking an input data value, initially equal to said scalar and an input vector of length c, which digits are d′i, . . . , d′i+c−1, where for each j∈{i, . . . , i+c−1}, the digit d′j is such that: d j ′ = { d j if j
-
公开(公告)号:US20250111876A1
公开(公告)日:2025-04-03
申请号:US18978540
申请日:2024-12-12
Inventor: Antonino CONTE , Francesco LA ROSA
Abstract: Unclonable function circuitry includes a plurality of pairs of phase-change memory cells in a virgin state, and sensing circuitry coupled to the plurality of pairs of phase-change memory cells in the virgin state. The sensing circuitry identifies a subset of the plurality of pairs of phase-change memory cells in the virgin state based on a reliability mask. Signs of differences of effective resistance values of the identified subset of the plurality of pairs of phase-change memory cells in the virgin state are sensed by the sensing circuitry. The sensing circuitry generates a string of bits based on the sensed signs of differences in the effective resistance values of the identified subset of the plurality of pairs of phase-change memory cells in the virgin state. Processing circuitry coupled to the unclonable function circuitry, in operation, executes one or more operations using the generated string of bits.
-
公开(公告)号:US12232435B2
公开(公告)日:2025-02-18
申请号:US18130184
申请日:2023-04-03
Applicant: STMicroelectronics (Crolles 2) SAS , STMicroelectronics (Grenoble 2) SAS , STMicroelectronics (Rousset) SAS
Inventor: Franck Arnaud , David Galpin , Stephane Zoll , Olivier Hinsinger , Laurent Favennec , Jean-Pierre Oddou , Lucile Broussous , Philippe Boivin , Olivier Weber , Philippe Brun , Pierre Morin
Abstract: An integrated circuit includes a substrate with an active area, a first insulating layer, a second insulating layer, and a phase-change material. The integrated circuit further includes a heating element in an L-shape, with a long side in direct physical contact with the phase-change material and a short side in direct physical contact with a via. The heating element is surrounded by first, second, and third insulating spacers, with the first insulating spacer having a planar first sidewall in contact with the long side of the heating element, a convex second sidewall, and a planar bottom face in contact with the short side of the heating element. The second and third insulating spacers are in direct contact with the first insulating spacer and the long side of the heating element.
-
-
-
-
-
-
-
-
-