DISPOSITIF COMPACT DE MEMOIRE DE TYPE ELECTRIQUEMENT EFFACABLE ET PROGRAMMABLE

    公开(公告)号:FR3029343A1

    公开(公告)日:2016-06-03

    申请号:FR1461549

    申请日:2014-11-27

    Abstract: Dispositif intégré de mémoire non volatile, comprenant au moins une cellule-mémoire intégrée du type EEPROM (CEL) comportant un transistor à grille flottante (TR) et un transistor de sélection (TA) connectés en série entre une ligne de source (SL) et une ligne de bit (BL) et des moyens de programmation (MPR) de ladite au moins une cellule-mémoire . Le transistor de sélection (TA) est connecté entre le transistor à grille flottante (TR) et ladite ligne de source (SL), et les moyens de programmation (MPR) sont configurés pour programmer ladite au moins une cellule-mémoire avec une tension de programmation partagée entre une tension positive (Vpp+) et une tension négative (Vpp-).

    185.
    发明专利
    未知

    公开(公告)号:FR3029324A1

    公开(公告)日:2016-06-03

    申请号:FR1461631

    申请日:2014-11-28

    Abstract: L'invention concerne un dispositif NFC (communications en champ proche) comprenant : un routeur NFC (202) comprenant une mémoire (304) adaptée à mémoriser des données à partager avec un dispositif externe (301) ; et un circuit d'antenne NFC (204), le routeur NFC (202) étant capable de fonctionner dans un mode d'émulation de carte dans lequel les données partagées mémorisées par la mémoire (304) sont accessibles par l'intermédiaire du circuit d'antenne NFC (204).

    Reduction and conversion of a scalar to a τ-ADIC representation

    公开(公告)号:US12284279B2

    公开(公告)日:2025-04-22

    申请号:US17981200

    申请日:2022-11-04

    Inventor: Guilhem Assael

    Abstract: The present disclosure relates to a cryptographic method including the execution, by a cryptographic circuit, of an algorithm applied to a scalar in order to generate an output vector, of length L+n, which digits are d0, . . . , dL+n−1, the algorithm comprising iterations i, each iteration i taking an input data value, initially equal to said scalar and an input vector of length c, which digits are d′i, . . . , d′i+c−1, where for each j∈{i, . . . , i+c−1}, the digit d′j is such that: d j ′ = { d j ⁢ if ⁢ j

    INTEGRATED CIRCUIT INCLUDING A PHYSICALLY UNCLONABLE FUNCTION DEVICE AND CORRESPONDING METHOD FOR IMPLEMENTING A PHYSICALLY UNCLONABLE FUNCTION

    公开(公告)号:US20250111876A1

    公开(公告)日:2025-04-03

    申请号:US18978540

    申请日:2024-12-12

    Abstract: Unclonable function circuitry includes a plurality of pairs of phase-change memory cells in a virgin state, and sensing circuitry coupled to the plurality of pairs of phase-change memory cells in the virgin state. The sensing circuitry identifies a subset of the plurality of pairs of phase-change memory cells in the virgin state based on a reliability mask. Signs of differences of effective resistance values of the identified subset of the plurality of pairs of phase-change memory cells in the virgin state are sensed by the sensing circuitry. The sensing circuitry generates a string of bits based on the sensed signs of differences in the effective resistance values of the identified subset of the plurality of pairs of phase-change memory cells in the virgin state. Processing circuitry coupled to the unclonable function circuitry, in operation, executes one or more operations using the generated string of bits.

Patent Agency Ranking