公开(公告)号：KR1019970018353A

公开(公告)日：1997-04-30

申请号：KR1019950031367

申请日：1995-09-22

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L21/336 ,  H01L29/78

Abstract: 산화층이나 절연층위에 폴리 실리콘을 형성한 후 베이스층을 구성하는 래터럴 바이폴라 트랜지스터 및 그 제조에 관한 것으로 단일층의 폴리실리콘층에 래터럴 BJT를 구현한 것이다. 이 구조를 얻기 위해 본 발명에서는 서브스트레이트에 산화층(1)을 형성하고 p+(n+)타입의 폴리실리콘 퇴적층(2)을 적층하고 그 위에 산화층(3)을 퇴적한 웨이퍼에 대하영 베이스를 형성하기 위해 패터닝으로 표면산화층(3)을 제거한 후 이 베이스 영역의 표면산화층(3)에 산화층이나 절화막층으로 사이드 월(Side Wall)을 형성하며 여기에 산화층과의 30：1의 선택비를 이용하여 RIE (Reactive Ion Etching)로 베이스 영역의 폴리실리콘층(2)를 성형하여 베이스층을 설정하는 공정을 채택하였다. 이로서 베이스 폭 조절의 어려움과 메틸 콘텍트 형성의 어려움들을 해결하겨 고집적도 및 고속, 저저항, 저 정전용량, 전류 구동력 조절이 용이하고 강력한 자기정합(Super Self Align)을 이룰수 있는 특성을 확보할 수 있게 된다.

公开(公告)号：KR1019970003680A

公开(公告)日：1997-01-28

申请号：KR1019950015889

申请日：1995-06-15

Applicant: 삼성전자주식회사

Inventor： 함석헌

IPC: H01L21/331 ,  H01L29/73

Abstract: 본 발명은 초고속 쌍극성 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는, 다결정 규소와 절연물질로 이중 측벽을 형성하고 다결정 규소 측벽을 만들 때 남긴 다결정 규소를 산화하여 진성 베이스 영역을 형성하는 쌍극성 트랜지스터의 제조 방법에 관한 것이다. N
+ 매몰층 및 N 에피층을 차례로 형성되어 있는 P
- 반도체 기판에 절연 물질 및 P
+ 다결정 규소를 차례로 적층하고 패터닝하여, 활성 영역을 덮고 다른 인접 영역은 덮지 않도록 절연층 및 다결정 규소층을 형성한다. 절연 물질을 적층하고, 절연층 및 다결정 규소층과 함께 식각하여 활성 영역에 제1절연층, P
+ 베이스 다결정 규소층, 제2절연층을 측면으로 하는 개구부를 형성한 다음, P
+ 다결정 규소를 적층하고 식각하여 베이스 다결정 규소층과 접하며 에피층 위에 얇은 다결정 규소막을 남기면서 다결정 규소 측벽을 형성한다. 다결정 규소 측벽 사이에 남아 있는 얇은 다결정 규소막을 열산화시켜 내부에 들어 있는 불순물을 에피층으로 편석시켜 진성 베이스 영역 형성한 다음, 절연 물질을 적층하고 식각하여 상기 베이스 다결정 규소층 및 다결정 규소 측벽을 덮으며 상기 에피층을 드러내는 절연 측벽을 형성한다. 제2절연층을 식각하여 컬렉터 접촉창을 만든 다음, N
+ 다결정 규소를 적층하고 패터닝하여 에미터 다결정 규소 측벽으로부터 불순물이 에피층으로 확산되도록 하여 에미터 영역 및 베이스 영역을 형성한다. 이와 같이 본 발명에서는 베이스 다결정 규소층 아래로는 제1절연층을 두고 단지 다결정 규소 측벽으로부터만 불순물이 에피층으로 확산되도록 하여 길이가 짧고 접합 정전 용량이 작은 외성 베이스 영역을 형성하고, P
+ 다결정 규소측벽 사이에 존재하는 얇은 P
+ 다결정 규소막을 열산화시켜 베이스 폭이 작은 진성 베이스 영역을 형성할 수 있다.

公开(公告)号：KR100080513B1

公开(公告)日：1994-12-16

申请号：KR1019910009857

申请日：1991-06-14

Applicant: 삼성전자주식회사

Inventor： 김문호 ,  함석헌

IPC: H01L29/72

公开(公告)号：KR1019940008216B1

公开(公告)日：1994-09-08

申请号：KR1019910009857

申请日：1991-06-14

Applicant: 삼성전자주식회사

Inventor： 김문호 ,  함석헌

IPC: H01L29/72

Abstract: The method improves reliability of a bipolar transistor by extending the distance between the emitter and the extrinsic base. The method comprises (A) growing n- epitaxial layer (2) on the Si substrate and forming a buried layer and an isolated layer; (B) depositing a polysilicon layer (3) on the epitaxial layer (2) and implanting boron ion; (C) removing the isolated layer by using photolithography and oxidizing the exposed n- epitaxial layer; (D) forming side wall (14) after depositing oxide and nitride layers; (E) heating bases (5,6); (F) masking the nitride side wall and etching the oxide layer; (G) heating the polysilicon layer and forming electrodes by photolithography.

Abstract translation: 该方法通过扩展发射极和外部基极之间的距离来提高双极晶体管的可靠性。 该方法包括：（A）在Si衬底上生长n-外延层（2）并形成掩埋层和隔离层; （B）在外延层（2）上沉积多晶硅层（3）并注入硼离子; （C）通过使用光刻法去除所述隔离层并氧化所述暴露的n-外延层; （D）在沉积氧化物和氮化物层之后形成侧壁（14）; （E）加热基（5,6）; （F）掩蔽氮化物侧壁并蚀刻氧化物层; （G）加热多晶硅层并通过光刻形成电极。

公开(公告)号：KR1019940005731B1

公开(公告)日：1994-06-23

申请号：KR1019910011373

申请日：1991-07-05

Applicant: 삼성전자주식회사

Inventor： 함석헌 ,  원태영 ,  박길서 ,  김문호

IPC: H01L29/73

Abstract: The method adjusts a diffusion velocity of impurity by time delay with a width of CVD oxidation layer, increases a current driving force of device, and maintains a performance of bipolar device by preventing a formation of trap in an oxidation layer. The method includes a process which forms a base area by heating, a process which reduces a specified area of a 1st nitrogen layer (15) and a 2nd oxidation layer (14), a process which forms a spacer (17) of a nitrogen layer, a process which etches a 1st oxidation layer, and a process which diffuses an emitter area (19) by heating procedure.

Abstract translation: 该方法通过具有CVD氧化层的宽度的时间延迟来调整杂质的扩散速度，增加器件的电流驱动力，并且通过防止在氧化层中形成陷阱来保持双极器件的性能。 该方法包括通过加热形成基底区域的方法，减少第一氮层（15）和第二氧化层（14）的指定面积的过程，形成氮层的间隔物（17）的工艺 蚀刻第一氧化层的工艺，以及通过加热步骤扩散发射极区域（19）的工艺。