公开(公告)号：WO2010018029A2

公开(公告)日：2010-02-18

申请号：PCT/EP2009058504

申请日：2009-07-06

Applicant: BOSCH GMBH ROBERT ,  FINKBEINER STEFAN ,  PIRK TJALF ,  FRIESE CHRISTOPH

Inventor： FINKBEINER STEFAN ,  PIRK TJALF ,  FRIESE CHRISTOPH

IPC: B81C1/00

CPC classification number: B81C1/00166 ,  B81B2201/033 ,  B81C2201/014

Abstract: The invention relates to a method for producing a micromechanical component (100) comprising the following steps: forming a first etching stop layer on a base substrate, the first etching stop layer being embodied such that it has a first pattern of continuous cutouts; forming a first electrode material layer on the first etching stop layer; forming a second etching stop layer on the first electrode material layer, the second etching stop layer being embodied such that it has a second pattern of continuous cutouts, said second pattern being different from the first pattern; forming a second electrode material layer on the second etching stop layer; forming a patterned mask on the second electrode material layer; and performing a first etching step in a first direction and a second etching step in a second direction, directed opposite to the first direction, for etching at least one first electrode unit from the first electrode material layer and for etching at least one second electrode unit from the second electrode material layer. The invention furthermore relates to micromechanical components (100).

Abstract translation: 本发明涉及一种用于微机械构件（100）的制造方法，包括以下步骤：形成一基底基板，其特征在于，形成第一蚀刻停止层，使得它包括通孔的第一图案上的第一蚀刻停止层; 形成第一蚀刻停止层上的第一电极材料层; 形成第一电极材料层，其中所述第二蚀刻停止层被形成为使得它具有从贯通开口的第一图案的第二图案的不同的第二蚀刻停止层; 形成所述第二蚀刻停止层上形成第二电极材料层; 形成第二电极材料层上形成图案化的掩模; 并执行在第一方向上的第一蚀刻工序和在第一方向上至少一个第一电极单元从第一电极材料层和蚀刻所述至少一个第二电极单元与第二电极材料的蚀刻的第二蚀刻工序相对的第二方向 层。 此外，本发明涉及微机械元件（100）。

公开(公告)号：WO2007085834A3

公开(公告)日：2007-10-25

申请号：PCT/GB2007000253

申请日：2007-01-25

Applicant: STFC SCIENCE & TECHNOLOGY ,  WALTON ANTHONY J ,  HOLLAND WAYNE ,  GUNDLACH ALAN M ,  PARKES WILLIAM

Inventor： WALTON ANTHONY J ,  HOLLAND WAYNE ,  GUNDLACH ALAN M ,  PARKES WILLIAM

IPC: H01L21/308 ,  H01L21/306

CPC classification number: H01L21/3085 ,  B81C1/00595 ,  B81C2201/014 ,  H01L21/3086 ,  H01L21/74 ,  H01L27/14683

Abstract: A buried etch stop layer (208) for fabricating stepped etched structures has a patterned recess (211). The etch stop layer is buried between etchable first (201) and second (202) layers. The recessed patterned buried etch stop layer can be made by forming a portion of the etch stop layer (204) on one of the etchable layers, etching the recess into it, then wafer bonding the etch stop layer (208) between the first (201) and second (202) layers. Once the buried etch stop layer has been formed, the process for fabricating stepped structures starts with patterning the first layer (201) and etching it to reveal a portion of the recessed area of the etch stop (211). Selective removal by etching of the revealed area is done to remove its entire thickness in the recessed area (211) but only to remove a partial thickness of the remaining revealed area (212). This is followed by selective etching of the revealed area of the second layer, masked by the remaining revealed area (212), so as to transfer a portion of the recess pattern into the second layer, optionally down to a membrane layer (214). This provides improved etch uniformity for stepped etched structures, including those with membranes.

Abstract translation: 用于制造阶梯式蚀刻结构的掩埋蚀刻停止层（208）具有图案化凹部（211）。 蚀刻停止层被掩埋在可蚀刻的第一（201）和第二（202）层之间。 通过在其中一个可蚀刻层上形成一部分蚀刻停止层（204），将凹槽蚀刻入其中，然后将蚀刻停止层（208）晶圆结合到第一（201） ）和第二层（202）。 一旦已经形成掩埋的蚀刻停止层，用于制造阶梯结构的工艺开始于对第一层（201）进行图案化并对其进行蚀刻以露出蚀刻停止件（211）的凹陷区域的一部分。 通过蚀刻暴露区域进行选择性去除，以去除凹陷区域（211）中的其整个厚度，但仅去除剩余暴露区域（212）的部分厚度。 随后选择性蚀刻被剩余暴露区域（212）掩盖的第二层的暴露区域，以便将凹陷图案的一部分转移到第二层中，可选地向下转移到膜层（214）。 这为阶梯式蚀刻结构（包括具有膜的那些）提供了改进的蚀刻均匀性。

公开(公告)号：WO2007084317A3

公开(公告)日：2007-10-04

申请号：PCT/US2007000698

申请日：2007-01-11

Applicant: QUALCOMM INC ,  CHUNG WONSUK ,  ZEE STEVE ,  SASAGAWA TERUO

Inventor： CHUNG WONSUK ,  ZEE STEVE ,  SASAGAWA TERUO

IPC: B81C1/00

CPC classification number: B81C1/00801 ,  B81B2201/047 ,  B81C2201/014 ,  G02B26/001 ,  Y10T428/31678

Abstract: The fabrication of a MEMS device such as an interferometric modulator is improved by employing an etch stop layer 104b between a sacrificial layer and an electrode 14a, 14b, 14c. The etch stop 104b may reduce undesirable over-etching of the sacrificial layer and the electrode 14a, 14b, 14c. The etch stop layer 104b may also serve as a barrier layer, buffer layer, and/or template layer. The etch stop layer 104b may include silicon-rich silicon nitride.

Abstract translation: 通过在牺牲层与电极14a，14b，14c之间采用蚀刻停止层104b来改善诸如干涉式调制器的MEMS装置的制造。 蚀刻停止层104b可以减少牺牲层和电极14a，14b，14c的不希望的过度蚀刻。 蚀刻停止层104b也可以用作阻挡层，缓冲层和/或模板层。 蚀刻停止层104b可以包括富硅氮化硅。

公开(公告)号：WO2007072406A1

公开(公告)日：2007-06-28

申请号：PCT/IB2006/054928

申请日：2006-12-18

Applicant: NXP B.V. ,  SONSKY, Jan ,  VAN NOORT, Wibo, D.

Inventor： SONSKY, Jan ,  VAN NOORT, Wibo, D.

IPC: H01L21/762

CPC classification number: H01L21/76229 ,  B81C1/00158 ,  B81C2201/014

Abstract: A method of manufacturing a semiconductor device wherein a laminate structure comprising a sacrificial layer is sandwiched between two etch stop layers (8,11) and which separates a semiconductor membrane (9) from a bulk substrate (1) is used to provide an underetched structure. Access trenches (4) and support trenches (5) are formed in the layered structure through the thickness of the semiconductor layer (9) and through the upper etch stop layer (8). The support trenches extend deeper through the sacrificial layer (12) and the lower etch stop layer and are filled. The sacrificial layer is exposed and etched away selectively to the etch stop layers to form a cavity (30) and realise a semiconductor membrane which is attached to the bulk substrate via a vertical support structure comprising the filled support trenches.

Abstract translation: 一种制造半导体器件的方法，其中包括牺牲层的层压结构被夹在两个蚀刻停止层（8,11）之间，并且将半导体膜（9）与体基板（1）分离，以提供未刻划的结构 。 通过半导体层（9）的厚度和通过上蚀刻停止层（8），在分层结构中形成通路沟槽（4）和支撑槽（5）。 支撑沟槽通过牺牲层（12）和下蚀刻停止层更深地延伸并被填充。 牺牲层被暴露并被选择性地蚀刻到蚀刻停止层以形成空腔（30）并且实现通过包括填充的支撑沟槽的垂直支撑结构附接到主体衬底的半导体膜。

公开(公告)号：WO2007071500A1

公开(公告)日：2007-06-28

申请号：PCT/EP2006/068514

申请日：2006-11-15

Applicant: ROBERT BOSCH GMBH ,  SCHMOLLNGRUBER, Peter ,  WEBER, Heribert ,  ARTMANN, Hans ,  WAGNER, Thomas

Inventor： SCHMOLLNGRUBER, Peter ,  WEBER, Heribert ,  ARTMANN, Hans ,  WAGNER, Thomas

IPC: B81C1/00

CPC classification number: B81C1/00158 ,  B81B3/0081 ,  B81C2201/014

Abstract: Es wird ein Verfahren zum Herstellen einer Membran (100) auf einem Halbleitersubstrat (1) beschrieben, das die folgenden Verfahrensschritte umfasst: a) Bereitstellen eines Halbleitersubstrats (1); b) Erzeugen von Gräben (2) im Halbleitersubstrat (1), wobei zwischen den Gräben (2) Stege (3) aus Halbleitersubstrat (1) übrig bleiben; c) Erzeugen einer Oxidschicht (61) auf den Wänden (21) der Gräben (2) mithilfe eines thermischen Oxidationsverfahrens; d) Erzeugen von Zugangsöffnungen (71) in einer in einem vorhergehenden Verfahrensschritt auf dem Halbleitersubstrat (1) erzeugten Deckschicht (7), um das Halbleitersubstrat (1) im Bereichen der Stege (3) freizulegen; e) isotropes Ätzen des im Verfahrensschritt d) freigelegten Halbleitersubstrats (1) mittels eines zur Oxidschicht (61) und zur Deckschicht (7) selektiven Verfahrens, wobei in den Stegen (3) wenigstens ein Hohlraum (4) unter der Deckschicht (7) erzeugt wird, der seitlich durch die Oxidschicht (61) mindestens eines Grabens (2) begrenzt wird; und f) Abscheiden einer Verschlussschicht (100), um die Zugangsöffnungen (71) in der Deckschicht (7) zu verschließen.

Abstract translation: ; a）提供半导体衬底（1）：一种用于上述的半导体衬底（1），该方法包括以下工艺步骤上制造膜（100）的方法 b）形成的沟槽（2）（在半导体基板1），遗留在沟槽（2）之间，腹板（3）（的半导体基板1）; c）中形成沟槽（2）通过使用热氧化方法的壁上的氧化物层（61）（21）; 覆盖层中产生的D）在一个生成进入开口（71）（在半导体基板1上的前一处理步骤）（7）在接片的区域中的半导体衬底（1）（3）露出; E）各向同性地蚀刻所述暴露在方法步骤d）（在半导体基板（1）通过的装置，用于在氧化物层61）和所述覆盖层（7）的选择性方法，其中在所述幅材（3）的至少一个所述覆盖层下（）产生（4）7空腔 是横向穿过氧化物层（61）的至少一个沟槽（2）是有限的; 和f）沉积密封层（100）在所述覆盖层以关闭进入开口（71）（7）。

公开(公告)号：WO2006125691A1

公开(公告)日：2006-11-30

申请号：PCT/EP2006/061290

申请日：2006-04-04

Applicant: ROBERT BOSCH GMBH ,  SCHMOLLNGRUBER, Peter ,  ARTMANN, Hans ,  SCHELLING, Christoph ,  KRAMER, Torsten ,  WAGNER, Thomas

Inventor： SCHMOLLNGRUBER, Peter ,  ARTMANN, Hans ,  SCHELLING, Christoph ,  KRAMER, Torsten ,  WAGNER, Thomas

IPC: B81B3/00

CPC classification number: B81B3/007 ,  B81B3/0081 ,  B81B2203/0127 ,  B81C2201/014

Abstract: Die Erfindung betrifft ein mikromechanisches Bauelement mit einem Schichtaufbau auf einem Halbleitersubstrat (8), wobei der Schichtaufbau wenigstens eine dielektrische Membran- schicht (30, 34) umfasst, die oberhalb einer im Halbleiter- substrat (8) befindlichen Stützstruktur (28) angeordnet ist. Es ist vorgesehen, dass die Stützstruktur (28) durch eine oder mehrere Hohlsäulen (26), bestehend im Wesentlichen aus Siliziumoxid, gebildet ist. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines derartigen mikromechanischen Bauelements. Es ist jeweils vorgesehen, dass die Stützstruktur (28) durch eine oder mehrere Hohlsäulen (26), bestehend im Wesentlichen aus Siliziumoxid, gebildet ist bzw. wird.

Abstract translation: 本发明涉及具有在半导体衬底（8）上的层结构，其中该层结构层至少包括一电介质膜（30，34）的微机械部件，所述支撑结构位于一个在上面所说的半导体衬底（8）（28）被布置。 可以设想，所述支撑结构（28）由一个或基本上由氧化硅构成的多个中空柱（26）形成。 本发明还涉及一种用于制造这种微型机械装置的方法。 在每种情况下，条件是所述支撑结构（28）由一个或基本上由氧化硅构成的多个中空柱（26）中，形成或为。

公开(公告)号：WO2006063885A1

公开(公告)日：2006-06-22

申请号：PCT/EP2005/055298

申请日：2005-10-17

Applicant: ROBERT BOSCH GMBH ,  FISCHER, Frank ,  BAUMANN, Helmut ,  METZGER, Lars ,  DUENN, Christoph ,  SCHMITZ, Volker ,  ULBRICH, Nicolaus

Inventor： FISCHER, Frank ,  BAUMANN, Helmut ,  METZGER, Lars ,  DUENN, Christoph ,  SCHMITZ, Volker ,  ULBRICH, Nicolaus

IPC: B81B3/00

CPC classification number: B81C1/00626 ,  B81B2203/033 ,  B81C1/00063 ,  B81C2201/014

Abstract: Die Erfindung betrifft ein Verfahren zum Bilden eines Grabens definierter Breite in einer Mikrostruktur auf einem Substrat, mit folgenden Schritten: a) Aufbringen einer Opferschicht (6) auf das Substrat (1) zumindest im Bereich des zu bildenden Grabens; b) Aufbringen einer Hilfsschicht (7); c) Vorsehen eines Durchlasses im Bereich des zu bildenden Grabens durch die Hilfsschicht (7); d) Aufbringen einer Strukturschicht (11), in der die Mikrostruktur ausgebildet werden soll; e) Einbringen eines Begrenzungsgrabens (12) in die Strukturschicht (11), der die seitliche Begrenzung des zu bildenden Grabens definiert, wobei der Begrenzungsgraben (12) einen Block aus der Strukturschicht (11) definiert, wobei die Tiefe des Begrenzungsgrabens (12) im wesentlichen zumindest bis zur Hilfsschicht reicht; f) Aufbringen einer Schutzschicht (13) auf eine Seitenwand und eine Oberfläche des Blocks der Strukturschicht (11), so dass der Block der Strukturschicht (11) von der äußeren Umgebung vollständig durch die Schutzschicht (13) getrennt ist; g) Ausführen eines Ätzverfahrens, das selektiv durch den Begrenzungsgraben (12) die Hilfsschicht (7) und die Opferschicht (6) entfernt und das, nachdem die Opferschicht (6) im Bereich des Durchlasses (9a, 9b) entfernt worden ist, durch den Durchlass (9a, 9b) in der Hilfsschicht (7) den Block aus der Strukturschicht (11) entfernt, so dass lediglich die Schutzschicht (13) stehen bleibt; h) Entfernen der Schutzschicht (13), so dass der Graben gebildet wird.

Abstract translation: 本发明涉及一种用于在一个基片上的微结构形成沟槽限定的宽度的方法，包括以下步骤：a）（6）在衬底上沉积牺牲层（1）至少在与形成沟槽的区域; b）将辅助层（7）; c）提供一个通道，该区域的形成通过辅助层（7）的沟槽; d）将结构层（11），其中的微观结构将被形成; E）将限定的横向边界形成沟槽，其中所述限制沟槽（12）限定所述结构层（11），其中所述边界的深度的一个块中的限位槽（12）（在结构层11）的沟槽（12） 基本上至少到该辅助层的范围; F）施加在侧壁的保护层（13）和所述结构层（11）的所述块的表面上，以便从完全与外部环境的结构层（11）的块（通过保护层13）分开; 克）由限制槽12）进行蚀刻工艺选择性地（除去，辅助层（7）和所述牺牲层（6），并且，在所述通道（9a的区域中的牺牲层（6）之后，9B）已被除去 通路（9A，9B）在辅助层（7）的结构层的块（11）被去除残留，使得仅在保护层（13）; 1H）去除保护层（13），从而形成所述沟槽。

公开(公告)号：WO2003022732A2

公开(公告)日：2003-03-20

申请号：PCT/EP2002/008553

申请日：2002-07-31

Applicant: INFINEON TECHNOLOGIES AG ,  AIGNER, Robert ,  PLÖTZ, Florian

Inventor： AIGNER, Robert ,  PLÖTZ, Florian

IPC: B81B3/00

CPC classification number: B81C1/00158 ,  B81C2201/014 ,  H01L21/764 ,  H01L23/5227 ,  H01L27/08 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Erfindungsgemäß wird ein Verfahren zur Herstellung einer Membran bereitgestellt, das nur zwei Lithographieschritte benötigt. Das erfindungsgemäße Verfahren besitzt den Vorteil, daß Membranen weitgehend kompatibel zu bestehenden CMOS-, BiCMOS bzw. Bipolarprozessen hergestellt werden können. Darüber hinaus stellen die so hergestellten Membranen keine erhöhten Anforderungen an die verwendeten Packages, so daß sich eine kostengünstige Herstellung des Gesamtsystems gewährleisten läßt.

Abstract translation: 发明＆lt; 是用于生产提供了本只有两个的光刻步骤＆OUML的膜的方法;未命名。 本发明BEAR ROAD方法具有的优点是ROAD 膜制备与现有的CMOS，BiCMOS工艺或双极工艺K＆ouml大体兼容;可以。 DAR导航用途上也使膜从而不产生ERH＆ouml;在封装HTEN需求，所以有大街 成本导航使用效益的生产整个系统GEW＆AUML的; hrleisten升AUML;大街吨。

公开(公告)号：WO0136321A9

公开(公告)日：2002-07-04

申请号：PCT/US0031749

申请日：2000-11-17

Applicant: UNIV CALIFORNIA

Inventor： HANSFORD DEREK ,  FERRARI MAURO

IPC: B82B3/00 ,  B01D67/00 ,  B01D69/02 ,  B01D71/02 ,  B81B3/00 ,  B81C1/00 ,  B01D63/00 ,  B82B1/00

CPC classification number: B81C1/00158 ,  B01D67/0058 ,  B01D67/0062 ,  B01D67/0072 ,  B01D69/02 ,  B01D71/02 ,  B01D71/022 ,  B01D2325/02 ,  B01D2325/04 ,  B01D2325/08 ,  B81B2201/06 ,  B81B2201/10 ,  B81C2201/0109 ,  B81C2201/014 ,  B81C2201/053

Abstract: A method of forming a membrane with nanometer scale pores includes forming a sacrificial etch stop layer on a substrate. A base layer is constructed on the sacrificial etch stop layer. Micrometer scale pores are formed within the base layer. A sacrificial base layer is built on the base layer. The sacrificial base layer is removed from selected regions of the base layer to define nanometer scale pores within the base layer. The resultant membrane has sub-fifty nanometer pores formed within it.

Abstract translation: 形成具有纳米尺度孔隙的膜的方法包括在基底上形成牺牲蚀刻停止层。 在牺牲蚀刻停止层上构建基层。 在基层内形成微米级的孔。 牺牲基层建在基层上。 牺牲基层从基层的选定区域去除，以在基层内限定纳米尺度的孔。 所得的膜在其内形成有小于50纳米的孔。

公开(公告)号：WO1996040420A1

公开(公告)日：1996-12-19

申请号：PCT/US1996007417

申请日：1996-05-21

Applicant: THE REGENTS OF THE UNIVERSITY OF CALIFORNIA

Inventor： THE REGENTS OF THE UNIVERSITY OF CALIFORNIA ,  CHU, Wen-Hua ,  FERRARI, Mauro

IPC: B01D67/00

CPC classification number: A61K9/0097 ,  A61K9/0024 ,  B01D39/1692 ,  B01D39/20 ,  B01D67/003 ,  B01D67/0034 ,  B01D67/0058 ,  B01D67/0062 ,  B01D67/0072 ,  B01D69/02 ,  B01D69/12 ,  B01D71/02 ,  B01D2325/04 ,  B01J13/02 ,  B81B3/007 ,  B81B2201/10 ,  B81C1/00087 ,  B81C2201/014 ,  C04B41/4582 ,  C23C16/01 ,  G03F7/00 ,  G03F7/0015

Abstract: Surface micromachining and bulk micromachining are employed for realizing a porous membrane (102A) with a bulk substrate (106) to form a particle filter (100). The filter (100) is sufficiently sturdy to allow for easy handling. It may be used as a diffusion barrier and under high pressures. A disclosed etching fabrication method is simple, reliable, and integrated-circuit compatible, and thus amenable to mass production. Electronic circuitry may be integrated on the surface of filter (100), as may be desired for several purposes, such as fluid characterization, capsule formation, or self-cleaning or charging of the surface of filter (100).

Abstract translation: 表面微加工和体微加工用于实现具有块状基底（106）的多孔膜（102A）以形成颗粒过滤器（100）。 过滤器（100）足够坚固以便于处理。 它可以用作扩散屏障并在高压下使用。 所公开的蚀刻制造方法是简单，可靠和集成电路兼容的，因此可以批量生产。 电子电路可以集成在过滤器（100）的表面上，如可能需要多种目的，例如流体表征，胶囊形成或过滤器（100）的表面的自清洁或充电。