公开(公告)号：CN104603945A

公开(公告)日：2015-05-06

申请号：CN201380033342.7

申请日：2013-06-28

Applicant: 英特尔IP公司

Inventor： G·奥夫纳 ,  T·迈尔 ,  R·马恩科波夫 ,  C·盖斯勒 ,  A·奥古斯丁

IPC: H01L25/18 ,  H01L25/00

CPC classification number: B81C1/00238 ,  B81B7/008 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2201/025 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2201/0271 ,  B81B2201/10 ,  B81B2207/012 ,  B81B2207/053 ,  B81B2207/07 ,  B81B2207/096 ,  B81C1/0023 ,  B81C2203/0792 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 在各实施例中，封装组件可以包括专用集成电路(ASIC)和具有活动端和不活动端的微机电系统(MEMS)。在各实施例中，MEMS可以通过一个或多个互连直接耦合到ASIC。MEMS、ASIC以及一个或多个互连可以定义或构成空腔，以便MEMS的活动部分在空腔内。在某些实施例中，封装组件可以包括通过一个或多个互连中的多个直接耦合到ASIC的多个MEMS。可描述和/或要求保护其它的实施例。

公开(公告)号：CN1781036A

公开(公告)日：2006-05-31

申请号：CN03803717.3

申请日：2003-02-12

Applicant: 尤纳克西斯巴尔策斯有限公司

Inventor： J·埃林格尔 ,  C·海涅-坎普肯斯 ,  O·齐格尔

IPC: G02B5/18 ,  G02B5/30 ,  C03B37/012 ,  B01L3/00 ,  B01D21/00

CPC classification number: G02B1/118 ,  B01D21/0012 ,  B01D39/2051 ,  B01L3/502707 ,  B01L3/50273 ,  B01L3/502753 ,  B01L3/502761 ,  B01L3/502792 ,  B01L2200/0647 ,  B01L2200/0668 ,  B01L2200/141 ,  B01L2300/0681 ,  B01L2300/0816 ,  B01L2300/0825 ,  B01L2300/16 ,  B01L2400/0406 ,  B01L2400/0409 ,  B01L2400/086 ,  B81B1/002 ,  B81B2201/047 ,  B81B2201/10 ,  B81B2203/0338 ,  B81C1/00119 ,  C23C14/04 ,  C23C14/046 ,  G02B5/1809 ,  G02B5/1847 ,  G02B5/3058 ,  G02B5/3083 ,  G02B2006/12097 ,  Y10S428/913 ,  Y10T428/24612 ,  Y10T428/24942 ,  Y10T428/249953 ,  Y10T428/249961 ,  Y10T428/249975 ,  Y10T428/249977 ,  Y10T428/249979 ,  Y10T428/24998 ,  Y10T428/31678 ,  Y10T436/111666 ,  Y10T436/112499 ,  Y10T436/25375 ,  Y10T436/255

Abstract: 一种光学部件或一种分析平台，包括一个衬底、一个在衬底(3)上的微结构阵列和由相邻微结构的侧壁形成的微通道(15，15’)，微通道的宽度作为离衬底的距离的函数而变化，在至少一个距离间隔内，该宽度随离衬底的距离的增大而连续地减小。在一个用于产生这样一种部件或这样一种平台的方法中，一个具有表面微结构阵列的衬底在蒸汽处理中这样涂层，使得涂层机构的遮蔽影响使微结构侧壁上部的至少一部分宽度变窄，由此形成至少部分埋置的微通道。

公开(公告)号：CN102344111A

公开(公告)日：2012-02-08

申请号：CN201110212573.7

申请日：2011-07-26

Applicant: 意法半导体股份有限公司

Inventor： M·费雷拉 ,  M·佩尔勒蒂 ,  I·瓦里斯科 ,  L·扎诺蒂

IPC: B81C1/00 ,  B81B7/00

CPC classification number: B81C1/00119 ,  B01D67/0062 ,  B01D71/02 ,  B01D2325/021 ,  B01D2325/028 ,  B01L3/502707 ,  B01L3/502753 ,  B01L2300/0681 ,  B81B2201/10 ,  B81C1/00071 ,  B81C1/00087 ,  B81C2201/0133 ,  B81C2201/0157 ,  F04B19/006

Abstract: 本发明的实施方式公开用于制造含有设置有过滤器的掩埋区域的微机械结构的方法。一种用于制造微机械结构(25)的方法构思了：在半导体材料的本体(1，12)内形成掩埋空腔(10)，该掩埋空腔通过第一表面层(12)而与所述本体的顶表面(12a)隔开；以及在掩埋空腔(10)与外部环境之间形成用于流体连通的进出管道(18a)。该方法构思了：在第一进出区域(17a)处的顶表面(12a)上形成刻蚀掩模(14)；在顶表面(12a)上以及在刻蚀掩模(14)上形成第二表面层(15)；在对应于第一进出区域的位置中执行刻蚀使得去除第二表面层(15)的部分以及下面的未被刻蚀掩模(14)覆盖的第一表面层(12)的部分，直到到达掩埋空腔，从而形成第一进出管道(18a)以及设置在第一进出管道与该掩埋空腔之间的过滤器元件(20)。

公开(公告)号：CN100592112C

公开(公告)日：2010-02-24

申请号：CN03803717.3

申请日：2003-02-12

Applicant: 奥尔利康贸易股份公司(特吕巴赫)

Inventor： J·埃林格尔 ,  C·海涅-坎普肯斯 ,  O·齐格尔

IPC: G02B5/18 ,  G02B5/30 ,  C03B37/012 ,  B01L3/00 ,  B01D21/00

CPC classification number: G02B1/118 ,  B01D21/0012 ,  B01D39/2051 ,  B01L3/502707 ,  B01L3/50273 ,  B01L3/502753 ,  B01L3/502761 ,  B01L3/502792 ,  B01L2200/0647 ,  B01L2200/0668 ,  B01L2200/141 ,  B01L2300/0681 ,  B01L2300/0816 ,  B01L2300/0825 ,  B01L2300/16 ,  B01L2400/0406 ,  B01L2400/0409 ,  B01L2400/086 ,  B81B1/002 ,  B81B2201/047 ,  B81B2201/10 ,  B81B2203/0338 ,  B81C1/00119 ,  C23C14/04 ,  C23C14/046 ,  G02B5/1809 ,  G02B5/1847 ,  G02B5/3058 ,  G02B5/3083 ,  G02B2006/12097 ,  Y10S428/913 ,  Y10T428/24612 ,  Y10T428/24942 ,  Y10T428/249953 ,  Y10T428/249961 ,  Y10T428/249975 ,  Y10T428/249977 ,  Y10T428/249979 ,  Y10T428/24998 ,  Y10T428/31678 ,  Y10T436/111666 ,  Y10T436/112499 ,  Y10T436/25375 ,  Y10T436/255

Abstract: 一种光学部件或一种分析平台，包括一个衬底、一个在衬底(3)上的微结构阵列和由相邻微结构的侧壁形成的微通道(15，15’)，微通道的宽度作为离衬底的距离的函数而变化，在至少一个距离间隔内，该宽度随离衬底的距离的增大而连续地减小。在一个用于产生这样一种部件或这样一种平台的方法中，一个具有表面微结构阵列的衬底在蒸汽处理中这样涂层，使得涂层机构的遮蔽影响使微结构侧壁上部的至少一部分宽度变窄，由此形成至少部分埋置的微通道。

公开(公告)号：CN108423634A

公开(公告)日：2018-08-21

申请号：CN201810245251.4

申请日：2013-06-28

Applicant: 英特尔IP公司

Inventor： G·奥夫纳 ,  T·迈尔 ,  R·马恩科波夫 ,  C·盖斯勒 ,  A·奥古斯丁

IPC: B81B7/00 ,  B81C1/00 ,  H01L23/488 ,  H01L23/49

CPC classification number: B81C1/00238 ,  B81B7/008 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2201/025 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2201/0271 ,  B81B2201/10 ,  B81B2207/012 ,  B81B2207/053 ,  B81B2207/07 ,  B81B2207/096 ,  B81C1/0023 ,  B81C2203/0792 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 本申请提供了专用集成电路(ASIC)上的微机电系统(MEMS)。在各实施例中，封装组件可以包括专用集成电路(ASIC)和具有活动端和不活动端的微机电系统(MEMS)。在各实施例中，MEMS可以通过一个或多个互连直接耦合到ASIC。MEMS、ASIC以及一个或多个互连可以定义或构成空腔，以便MEMS的活动部分在空腔内。在某些实施例中，封装组件可以包括通过一个或多个互连中的多个直接耦合到ASIC的多个MEMS。可描述和/或要求保护其它的实施例。

公开(公告)号：CN104603945B

公开(公告)日：2018-04-24

申请号：CN201380033342.7

申请日：2013-06-28

Applicant: 英特尔IP公司

Inventor： G·奥夫纳 ,  T·迈尔 ,  R·马恩科波夫 ,  C·盖斯勒 ,  A·奥古斯丁

IPC: H01L25/18 ,  H01L25/00

CPC classification number: B81C1/00238 ,  B81B7/008 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2201/025 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2201/0271 ,  B81B2201/10 ,  B81B2207/012 ,  B81B2207/053 ,  B81B2207/07 ,  B81B2207/096 ,  B81C1/0023 ,  B81C2203/0792 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 在各实施例中，封装组件可以包括专用集成电路(ASIC)和具有活动端和不活动端的微机电系统(MEMS)。在各实施例中，MEMS可以通过一个或多个互连直接耦合到ASIC。MEMS、ASIC以及一个或多个互连可以定义或构成空腔，以便MEMS的活动部分在空腔内。在某些实施例中，封装组件可以包括通过一个或多个互连中的多个直接耦合到ASIC的多个MEMS。可描述和/或要求保护其它的实施例。

公开(公告)号：CN102344111B

公开(公告)日：2016-01-13

申请号：CN201110212573.7

申请日：2011-07-26

Applicant: 意法半导体股份有限公司

Inventor： M·费雷拉 ,  M·佩尔勒蒂 ,  I·瓦里斯科 ,  L·扎诺蒂

IPC: B81C1/00 ,  B81B7/00

CPC classification number: B81C1/00119 ,  B01D67/0062 ,  B01D71/02 ,  B01D2325/021 ,  B01D2325/028 ,  B01L3/502707 ,  B01L3/502753 ,  B01L2300/0681 ,  B81B2201/10 ,  B81C1/00071 ,  B81C1/00087 ,  B81C2201/0133 ,  B81C2201/0157 ,  F04B19/006

Abstract: 本发明的实施方式公开用于制造含有设置有过滤器的掩埋区域的微机械结构的方法。一种用于制造微机械结构(25)的方法构思了：在半导体材料的本体(1，12)内形成掩埋空腔(10)，该掩埋空腔通过第一表面层(12)而与所述本体的顶表面(12a)隔开；以及在掩埋空腔(10)与外部环境之间形成用于流体连通的进出管道(18a)。该方法构思了：在第一进出区域(17a)处的顶表面(12a)上形成刻蚀掩膜(14)；在顶表面(12a)上以及在刻蚀掩膜(14)上形成第二表面层(15)；在对应于第一进出区域的位置中执行刻蚀使得去除第二表面层(15)的部分以及下面的未被刻蚀掩膜(14)覆盖的第一表面层(12)的部分，直到到达掩埋空腔，从而形成第一进出管道(18a)以及设置在第一进出管道与该掩埋空腔之间的过滤器元件(20)。

公开(公告)号：EP2412665B1

公开(公告)日：2013-06-19

申请号：EP11175428.9

申请日：2011-07-26

Applicant: STMicroelectronics Srl

Inventor： Ferrera, Marco ,  Perletti, Matteo ,  Varisco, Igor ,  Zanotti, Luca

IPC: B81C1/00 ,  B01L3/00 ,  G03F7/00 ,  B01D71/02 ,  F04B19/00 ,  B01D67/00

CPC classification number: B81C1/00119 ,  B01D67/0062 ,  B01D71/02 ,  B01D2325/021 ,  B01D2325/028 ,  B01L3/502707 ,  B01L3/502753 ,  B01L2300/0681 ,  B81B2201/10 ,  B81C1/00071 ,  B81C1/00087 ,  B81C2201/0133 ,  B81C2201/0157 ,  F04B19/006

公开(公告)号：EP1474710B1

公开(公告)日：2008-12-31

申请号：EP03700802.6

申请日：2003-02-12

Applicant: OC Oerlikon Balzers AG

Inventor： EDLINGER, Johannes ,  HEINE-KEMPKENS, Claus ,  ZÜGER, Othmar

IPC: G02B5/18 ,  G02B5/30 ,  C03B37/012

CPC classification number: G02B1/118 ,  B01D21/0012 ,  B01D39/2051 ,  B01L3/502707 ,  B01L3/50273 ,  B01L3/502753 ,  B01L3/502761 ,  B01L3/502792 ,  B01L2200/0647 ,  B01L2200/0668 ,  B01L2200/141 ,  B01L2300/0681 ,  B01L2300/0816 ,  B01L2300/0825 ,  B01L2300/16 ,  B01L2400/0406 ,  B01L2400/0409 ,  B01L2400/086 ,  B81B1/002 ,  B81B2201/047 ,  B81B2201/10 ,  B81B2203/0338 ,  B81C1/00119 ,  C23C14/04 ,  C23C14/046 ,  G02B5/1809 ,  G02B5/1847 ,  G02B5/3058 ,  G02B5/3083 ,  G02B2006/12097 ,  Y10S428/913 ,  Y10T428/24612 ,  Y10T428/24942 ,  Y10T428/249953 ,  Y10T428/249961 ,  Y10T428/249975 ,  Y10T428/249977 ,  Y10T428/249979 ,  Y10T428/24998 ,  Y10T428/31678 ,  Y10T436/111666 ,  Y10T436/112499 ,  Y10T436/25375 ,  Y10T436/255

Abstract: An optical component forming a wire grid polarizer comprising: a substrate and microchannels formed by side walls of adjacent microstructures on the substrate, the microchannels being filled with air, the microstructures being covered by a coating and the coating nearly or completely closing the microchannels to substantially separate the microchannels from the environment of the component. A method for producing such an optical component comprises the steps of: providing a substrate, providing microstructures on the substrate, wherein side walls of the microstructures form microchannels; and coating the microstructures thereby nearly or completely closing the microchannels to substantially separate the microchannels from the environment of the component.

公开(公告)号：EP1233927A4

公开(公告)日：2003-01-08

申请号：EP00980528

申请日：2000-11-17

Applicant: UNIV CALIFORNIA

Inventor： HANSFORD DEREK ,  FERRARI MAURO

IPC: B82B3/00 ,  B01D67/00 ,  B01D69/02 ,  B01D71/02 ,  B81B3/00 ,  B81C1/00 ,  B01D63/00 ,  B01J29/06 ,  B82B1/00 ,  C01B37/00

CPC classification number: B81C1/00158 ,  B01D67/0058 ,  B01D67/0062 ,  B01D67/0072 ,  B01D69/02 ,  B01D71/02 ,  B01D71/022 ,  B01D2325/02 ,  B01D2325/04 ,  B01D2325/08 ,  B81B2201/06 ,  B81B2201/10 ,  B81C2201/0109 ,  B81C2201/014 ,  B81C2201/053

Abstract: A method of forming a membrane with nanometer scale pores includes forming a sacrificial etch stop layer on a substrate. A base layer is constructed on the sacrificial etch stop layer. Micrometer scale pores are formed within the base layer. A sacrificial base layer is built on the base layer. The sacrificial base layer is removed from selected regions of the base layer to define nanometer scale pores within the base layer. The resultant membrane has sub-fifty nanometer pores formed within it.