-
公开(公告)号：CN1617120A
公开(公告)日：2005-05-18
申请号：CN200410102309.8
申请日：2004-07-28
Applicant: 大塚宽治 , 宇佐美保 , 索尼株式会社 , 冲电气工业株式会社 , 三洋电机株式会社 , 株式会社东芝 , 日本电气株式会社 , 夏普株式会社 , 株式会社瑞萨科技 , 松下电器产业株式会社 , 富士通株式会社 , 罗姆股份有限公司
IPC: G06F13/40
CPC classification number: H04L25/08 , H03K17/04106
Abstract: 为了经差分线路发送几十GHz的高速数字信号，通过把参照地的差分线路连接到不参照地的差分线路，提供了一种经信号传输线路在电路块之间传输数字信号的信号传输系统，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路(115)；参照地(110)的差分线路(105)，其从差分输出驱动器引出，以及在电路块中相对于地(110)形成对称布设的差分信号线路，在信号传输线路(115)中，只有不参照地的差分对线路(111，112)直接从相对于地电位对称布置的差分信号线路延伸。
-
公开(公告)号：CN1855902A
公开(公告)日：2006-11-01
申请号：CN200610004723.4
申请日：2003-01-30
IPC: H04L25/02
CPC classification number: H04L25/0292 , H01L24/46 , H01L2224/05553 , H01L2224/48137 , H01L2224/49171 , H01L2224/49175 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/30107 , H01L2924/3011 , H01L2924/30111 , H01L2924/3025 , H04L25/0272 , H04L25/0278 , H04L25/028 , H01L2924/00 , H01L2224/45099
Abstract: 一种信号传送系统，其特征在于具有：遍及整个电子电路的晶体管逻辑电路、包含在存储器电路中的驱动电路和接收器电路；与上述驱动电路和上述接收器电路电连接的信号传输线路；以及功率供给线的电源/接地传输线路对，上述一对电源/接地传输线路的特性阻抗小于或等于接在上述电源/接地传输线路对上的信号驱动电路数目的传输线路的特性阻抗的总并列阻抗。
-
公开(公告)号：CN1825476B
公开(公告)日：2010-10-13
申请号：CN200610058210.1
申请日：2006-02-24
Applicant: 株式会社东芝 , 大冢宽治 , 宇佐美保 , 冲电气工业株式会社 , 三洋电机株式会社 , 夏普株式会社 , 索尼株式会社 , 日本电气株式会社 , 富士通微电子株式会社 , 松下电器产业株式会社 , 株式会社瑞萨科技 , 罗姆股份有限公司
CPC classification number: H01L27/108 , G11C5/063 , G11C7/12 , G11C7/18 , G11C11/405 , G11C11/4094 , G11C11/4097
Abstract: 本发明涉及一种半导体存储器装置，在该半导体存储器装置中，存储器单元(MC)包括配置为相互成对的用于转移栅极的nMOS晶体管(11a、11b)，以及连接到所述nMOS晶体管(11a)的用于数据存储的一个电容器(12)。所述nMOS晶体管(11a)的栅极电极连接到字线WL，并且漏极连接到位线BL。所述nMOS晶体管(11b)的栅极电极连接到字线/WL，并且漏极和源极连接到地。所述电容器(12)连接在所述nMOS晶体管(11a)的源极和地之间。Y选择电路(13)连接在差分位线BL、/BL和差分数据线DL、/DL之间。所述Y选择电路(13)具有分别构成晶体管对的两对nMOS晶体管(14a、14b和15a、15b)。
-
公开(公告)号：CN100437539C
公开(公告)日：2008-11-26
申请号：CN200410102309.8
申请日：2004-07-28
Applicant: 大塚宽治 , 宇佐美保 , 索尼株式会社 , 冲电气工业株式会社 , 三洋电机株式会社 , 株式会社东芝 , 日本电气株式会社 , 夏普株式会社 , 株式会社瑞萨科技 , 松下电器产业株式会社 , 富士通株式会社 , 罗姆股份有限公司
IPC: G06F13/40
CPC classification number: H04L25/08 , H03K17/04106
Abstract: 为了经差分线路发送几十GHz的高速数字信号，通过把参照地的差分线路连接到不参照地的差分线路，提供了一种经信号传输线路在电路块之间传输数字信号的信号传输系统，每个电路块基本包括功能电路、与功能电路分离形成的接收/发送电路、以及在接收/发送电路的接收端和发送端之间形成的阻抗匹配的传输线路(115)；参照地(110)的差分线路(105)，其从差分输出驱动器引出，以及在电路块中相对于地(110)形成对称布设的差分信号线路，在信号传输线路(115)中，只有不参照地的差分对线路(111，112)直接从相对于地电位对称布置的差分信号线路延伸。
-
公开(公告)号：CN1265456C
公开(公告)日：2006-07-19
申请号：CN02154892.7
申请日：2002-12-03
Applicant: 大塚宽治 , 宇佐美保 , 三洋电机株式会社 , 索尼株式会社 , 松下电器产业株式会社
CPC classification number: H04L25/0282 , H01L2224/48227 , H01L2924/01019 , H01L2924/01068 , H01L2924/01087 , H01L2924/1305 , H01L2924/13091 , H01L2924/19041 , H01L2924/19107 , H01L2924/30107 , H01L2924/3011 , H01P3/026 , H01P3/08 , H04L25/0272 , H04L25/0294 , H01L2924/00
Abstract: 一种具有电流开关型驱动器的电子器件。该电流开关型驱动器包括根据信号向传输通道提供电流的微分电路。在该端子器件中，向微分电路传输信号的信号线具有传输通道结构。
-
Patent Agency Ranking
公开(公告)号：CN1435911A
公开(公告)日：2003-08-13
申请号：CN03102323.1
申请日：2003-01-30
CPC classification number: H04L25/0292 , H01L24/46 , H01L2224/05553 , H01L2224/48137 , H01L2224/49171 , H01L2224/49175 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/30107 , H01L2924/3011 , H01L2924/30111 , H01L2924/3025 , H04L25/0272 , H04L25/0278 , H04L25/028 , H01L2924/00 , H01L2224/45099
Abstract: 提供在尽可能地肯定以往系统结构和零件结构的同时，用于使数十GHz频带的数字高速信号通过的信号传送技术。在电子电路整个的晶体管逻辑电路、包含在存储器电路中的驱动器1和接收器2结构的信号传输系统中，驱动器1通过信号传输线路3和电源、接地传输线路4分别与接收器2和电源Vdd连接，其中，驱动器1以及接收器2全部设置成实际的差动输入、差动输出，驱动器1的实际的差动输出的输出端不与电源或者地连接，接收器2通过检测实际差动输入信号的电位差进行接收，信号传输线路3没有分配配线。
-
公开(公告)号：CN1855902B
公开(公告)日：2010-09-08
申请号：CN200610004723.4
申请日：2003-01-30
IPC: H04L25/02
CPC classification number: H04L25/0292 , H01L24/46 , H01L2224/05553 , H01L2224/48137 , H01L2224/49171 , H01L2224/49175 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/30107 , H01L2924/3011 , H01L2924/30111 , H01L2924/3025 , H04L25/0272 , H04L25/0278 , H04L25/028 , H01L2924/00 , H01L2224/45099
Abstract: 一种信号传送系统，其特征在于具有：遍及整个电子电路的晶体管逻辑电路、包含在存储器电路中的驱动电路和接收器电路；与上述驱动电路和上述接收器电路电连接的信号传输线路；以及功率供给线的电源/接地传输线路对，上述一对电源/接地传输线路的特性阻抗小于或等于接在上述电源/接地传输线路对上的信号驱动电路数目的传输线路的特性阻抗的总并列阻抗。
-
公开(公告)号：CN101013767A
公开(公告)日：2007-08-08
申请号：CN200710007914.0
申请日：2007-01-30
CPC classification number: H01P5/02
Abstract: 本发明的阻抗变换装置具有四个导体，这些导体被安排成，第一和第二导体构成具有第一特性阻抗的传输线，第三和第四导体构成具有第一特性阻抗的传输线，第一和第三导体构成具有第二特性阻抗的传输线，以及第二和第四导体构成具有第二特性阻抗的第三传输线。第二和第四导体经由等于第一特性阻抗的电阻在接近端互连。第三和第四导体经由等于第二特性阻抗的电阻在接近端互连。阻抗变换装置的侧边尺寸小得足以允许插入叠层对线。
-
公开(公告)号：JP4192009B2
公开(公告)日：2008-12-03
申请号：JP2003045422
申请日：2003-02-24
Applicant: シャープ株式会社 , ソニー株式会社 , パナソニック株式会社 , ローム株式会社 , 三洋電機株式会社 , 寛治 大塚 , 宇佐美 保 , 富士通株式会社 , 日本電気株式会社 , 株式会社ルネサステクノロジ , 株式会社東芝 , 沖電気工業株式会社
IPC: H01L21/822 , G06F13/40 , H01L23/528 , H01L23/66 , H01L27/04 , H01P3/00 , H01P3/08
CPC classification number: H01P3/081 , H01L23/5286 , H01L23/66 , H01L2223/6627 , H01L2924/0002 , H01L2924/1903 , H01L2924/3011 , H01P3/026 , H01P3/08 , H01L2924/00
-
公开(公告)号：JP2004259722A
公开(公告)日：2004-09-16
申请号：JP2003045422
申请日：2003-02-24
Applicant: Fujitsu Ltd , Hitachi Ltd , Matsushita Electric Ind Co Ltd , Mitsubishi Electric Corp , Nec Corp , Oki Electric Ind Co Ltd , Kanji Otsuka , Rohm Co Ltd , Sanyo Electric Co Ltd , Sharp Corp , Sony Corp , Toshiba Corp , Tamotsu Usami , シャープ株式会社 , ソニー株式会社 , ローム株式会社 , 三洋電機株式会社 , 三菱電機株式会社 , 寛治 大塚 , 宇佐美 保 , 富士通株式会社 , 日本電気株式会社 , 松下電器産業株式会社 , 株式会社日立製作所 , 株式会社東芝 , 沖電気工業株式会社
Inventor： OTSUKA KANJI , USAMI TAMOTSU
IPC: H01L21/822 , G06F13/40 , H01L23/528 , H01L23/66 , H01L27/04 , H01P3/00 , H01P3/08
CPC classification number: H01P3/081 , H01L23/5286 , H01L23/66 , H01L2223/6627 , H01L2924/0002 , H01L2924/1903 , H01L2924/3011 , H01P3/026 , H01P3/08 , H01L2924/00
Abstract: PROBLEM TO BE SOLVED: To provide an electronic circuit device having a power supply structure that can cope with high-speed signals exceeding the GHz band. SOLUTION: A driver transistor 10 is formed on the surface of a semiconductor substrate 1. A power supply ground-pair transmission line 20 which supplies electric power to the driver transistor 10, and a signal ground-pair transmission line 30 which transmits signals to a receiver, are also formed on the semiconductor substrate. The power supply ground-pair transmission line 20 is connected to the drain layer 3 of the driver transistor 10 and a P + -type layer 7 in a P-type well 2. In addition, the signal ground-pair transmission line 30 is connected to the source layer 4 of the transistor 10 and a P + -type layer 8 in the P-type well 2. COPYRIGHT: (C)2004,JPO&NCIPI
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.031 seconds)
