公开(公告)号：WO2007144053A3

公开(公告)日：2008-02-21

申请号：PCT/EP2007004324

申请日：2007-05-15

Applicant: AUSTRIAMICROSYSTEMS AG ,  SCHREMS MARTIN ,  PARK JONG MUN

Inventor： SCHREMS MARTIN ,  PARK JONG MUN

IPC: H01L21/762

CPC classification number: H01L29/7835 ,  H01L21/76229 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/7816

Abstract: As a first step a novel low cost integration method for a plurality of deep isolation trenches on the same chip is provided. The trenches have an additional n-type or p-type doped region surrounding the trench - silicon interface. Providing such variations of doping the trench interface is achieved by using implantation masking layers or doped glass films structured by a simple resist mask. By simple layout variation of the top dimension of the trench various trench depths at the same time can be ensured. Using this method, wider trenches will be deeper and smaller trenches will be shallower.

Abstract translation: 作为第一步，提供了用于同一芯片上的多个深隔离沟槽的新型低成本积分方法。 沟槽具有围绕沟槽 - 硅界面的附加n型或p型掺杂区域。 通过使用由简单的抗蚀剂掩模构成的注入掩模层或掺杂的玻璃膜来实现掺杂沟槽界面的这种变化。 通过沟槽的顶部尺寸的简单布局变化，可以确保同时的各种沟槽深度。 使用这种方法，更宽的沟槽将越来越深，沟槽将变浅。

公开(公告)号：WO2007144053A2

公开(公告)日：2007-12-21

申请号：PCT/EP2007/004324

申请日：2007-05-15

Applicant: AUSTRIAMICROSYSTEMS AG ,  SCHREMS, Martin ,  PARK, Jong Mun

Inventor： SCHREMS, Martin ,  PARK, Jong Mun

IPC: H01L21/762

CPC classification number: H01L29/0878 ,  H01L21/76229 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0886 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/7816 ,  H01L29/7835

Abstract: As a first step a novel low cost integration method for a plurality of deep isolation trenches on the same chip is provided. The trenches have an additional n-type or p-type doped region surrounding the trench - silicon interface. Providing such variations of doping the trench interface is achieved by using implantation masking layers or doped glass films structured by a simple resist mask. By simple layout variation of the top dimension of the trench various trench depths at the same time can be ensured. Using this method, wider trenches will be deeper and smaller trenches will be shallower.

Abstract translation: 作为第一步，提供了用于同一芯片上的多个深隔离沟槽的新型低成本积分方法。 沟槽具有围绕沟槽 - 硅界面的附加n型或p型掺杂区域。 通过使用由简单的抗蚀剂掩模构成的注入掩模层或掺杂的玻璃膜来实现掺杂沟槽界面的这种变化。 通过沟槽的顶部尺寸的简单布局变化，可以确保同时的各种沟槽深度。 使用这种方法，更宽的沟槽将越来越深，沟槽将变浅。

公开(公告)号：WO2003046977A3

公开(公告)日：2003-06-05

申请号：PCT/EP2002/012838

申请日：2002-11-15

Applicant: AUSTRIAMICROSYSTEMS AG ,  SCHREMS, Martin

Inventor： SCHREMS, Martin

IPC: H01L21/762

Abstract: Die Erfindung bezieht sich auf einen Isolationsgraben (1) für eine integrierte Schaltung, der in einem Substrat (2) gebildet und mit einem Isolationsmedium (7) mit einer geringen relativen Dielektrizitätskonstante gefüllt ist. Oberseitig ist der Isolationsgraben (1) mit einer Abdeckung (12) derart verschlossen, dass das Isolationsmedium (7) vollständig eingekapselt ist. Weiterhin bezieht sich die Erfindung auf einen flaschenförmigen Isolationsgraben sowie ein Herstellungsverfahren für einen Isolationsgraben.

公开(公告)号：WO0120643A3

公开(公告)日：2001-10-04

申请号：PCT/DE0003154

申请日：2000-09-11

Applicant: INFINEON TECHNOLOGIES AG ,  SCHREMS MARTIN ,  GERNHARDT STEFAN ,  MORHARD KLAUS DIETER ,  STEGEMANN MAIK

Inventor： SCHREMS MARTIN ,  GERNHARDT STEFAN ,  MORHARD KLAUS DIETER ,  STEGEMANN MAIK

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10861

Abstract: The invention relates to a method for producing a memory, comprising the following steps: formation of a trench (108) in a substrate (101), formation of an isolation collar (168) in the trench (108), formation of a dielectric layer (164) in the trench (108), filling of the trench (108) with a conductive trench-fill agent (161) and formation of a transistor (110). In order to form a trench isolation (180) once the trench (108) has been filled with the conductive trench-fill agent (161), a trench cover dielectric (430) is also formed in the trench (108) and said trench cover dielectric (430) is used as an etching mask during the formation of the trench isolation (180), in such a way that said trench isolation (180) is formed in a self-aligning manner, in relation to the trench (108). As a result of this self-aligned production of the trench isolation (180), the position of the same (180) is to a great extent independent of the alignment accuracy of the photo-exposure means.

Abstract translation: 本发明涉及一种用于制造包括以下步骤的存储器：在衬底中形成（101）的沟槽（108），在沟槽中形成的隔离环（168）（108）在沟槽中形成一个介电层（164） （108），用导电沟槽填充物（161）填充沟槽（108）并形成晶体管（110）。 此外，Grabendeckeldielektrikum（430）在沟槽（108）形成，以形成隔离沟槽（180）为一体的形成过程中，沟槽（108）与所述导电严重填充（161）的填充后的隔离沟槽（180）和所述Grabendeckeldielektrikum（430） 使用刻蚀掩模，使得隔离沟槽（180）相对于沟槽（108）自对准。 由于隔离沟槽（180）的自对准生产，隔离沟槽（180）的位置在很大程度上与光对准器精度无关。

公开(公告)号：WO2012171742A1

公开(公告)日：2012-12-20

申请号：PCT/EP2012/059159

申请日：2012-05-16

Applicant: AMS AG ,  MINIXHOFER, Rainer ,  STÜCKLER, Ewald ,  SCHREMS, Martin ,  KOPPITSCH, Günther ,  KRAFT, Jochen ,  TEVA, Jordi

Inventor： MINIXHOFER, Rainer ,  STÜCKLER, Ewald ,  SCHREMS, Martin ,  KOPPITSCH, Günther ,  KRAFT, Jochen ,  TEVA, Jordi

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L21/76877 ,  H01L21/76802 ,  H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: In dem Halbleiterkörper (1) ist eine Aussparung (11) vorhanden, die den Halbleiterkörper durchdringt. Eine Leiterschicht (6), die mit einer Metallebene (3) auf oder über dem Halbleiterkörper elektrisch leitend verbunden ist, schirmt den Halbleiterkörper von der Aussparung elektrisch ab. Die Leiterschicht kann Metall, gegebenenfalls mit einer Barriereschicht (6a), oder ein dotierter Bereich des Halbleiterkörpers sein.

Abstract translation: 在半导体主体（1）具有一凹槽（11）存在时，穿透半导体本体中。 其导电连接的金属层（3）上或在半导体主体上方的导体层（6），从凹部电屏蔽的半导体本体。 导体层可以是金属，任选地用阻挡层（6a）中，或在半导体本体的掺杂区域。

公开(公告)号：WO2009013315A3

公开(公告)日：2009-04-02

申请号：PCT/EP2008059662

申请日：2008-07-23

Applicant: AUSTRIAMICROSYSTEMS AG ,  SCHRANK FRANZ ,  SCHREMS MARTIN ,  KRAFT JOCHEN

Inventor： SCHRANK FRANZ ,  SCHREMS MARTIN ,  KRAFT JOCHEN

IPC: H01L21/768 ,  H01L23/48

CPC classification number: H01L21/76898 ,  H01L21/6836 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/94 ,  H01L2221/6834 ,  H01L2221/68372 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/16 ,  H01L2224/94 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/3011 ,  H01L2224/11 ,  H01L2924/00014

Abstract: The through-contact of the substrate is formed by a contact hole filling (4) of a semiconductor layer (11) and a metallization (17) of a cutout (16) in a rear-side semiconductor layer (13), wherein the semiconductor layers are separated from one another by a buried insulation layer (12), at the layer position of which the contact hole filling and the metallization respectively end.

Abstract translation: 在通过在基板的是半导体层（11）和通过接触孔填充（4）中的后侧半导体层（13），其中所述半导体层通过埋入绝缘层（12）隔开而形成的凹部的金属化（17）（16）， 在涂布层中，接触孔填充或金属化分别结束。

公开(公告)号：WO02073657A3

公开(公告)日：2003-05-22

申请号：PCT/DE0200788

申请日：2002-03-05

Applicant: INFINEON TECHNOLOGIES AG ,  GUSTIN WOLFGANG ,  GRUENING VON SCHWERIN ULRIKE ,  TEMMLER DIETMAR ,  SCHREMS MARTIN ,  RONGEN STEFAN ,  STRASSER RUDOLF

Inventor： GUSTIN WOLFGANG ,  GRUENING VON SCHWERIN ULRIKE ,  TEMMLER DIETMAR ,  SCHREMS MARTIN ,  RONGEN STEFAN ,  STRASSER RUDOLF

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10867 ,  H01L27/10873

Abstract: According to the invention, a trench capacitor is formed inside a trench (30) that is arranged inside a substrate (20). The trench (30) is filled with a conductive trench filling (50) that serves as an inner capacitor electrode. An epitaxial layer (75) is grown on the lateral wall of the trench (30) on the substrate (20). A buried contact (60) is arranged between the conductive trench filling (50) with the second intermediate layer (65) and the epitaxially grown layer (75). A dopant out-diffusion (80), which is formed while leading out from the buried contact (60), is arranged inside the epitaxially grown layer (75). The epitaxially grown layer (75) enables the dopant out-diffusion (80) to be further removed from a selection transistor (10) located next to the trench whereby permitting the prevention of short channel effects in the selection transistor (10).

Abstract translation: 它是在一个沟槽30，其被布置在基底20的严重电容器形成 沟槽30填充有导电填充严重50作为内部电容器电极。 在沟槽30的基板20上的侧壁，外延层75生长。 导电填充坟50与第二中间层65和外延生长层75，掩埋接触60布置之间。 在一个Dotierstoffausdiffusion 80被布置在外延生长层75，这是从所述掩埋接触60出来而形成。 通过外延生长层75，Dotierstoffausdiffusion 80进一步远离相邻排列的选择晶体管10，从而短沟道效应可以在选择晶体管10度可以避免沟槽。

公开(公告)号：WO2002073694A2

公开(公告)日：2002-09-19

申请号：PCT/DE2002/000596

申请日：2002-02-19

Applicant: INFINEON TECHNOLOGIES AG ,  SCHREMS, Martin ,  WEIS, Rolf

Inventor： SCHREMS, Martin ,  WEIS, Rolf

IPC: H01L27/00

CPC classification number: H01L27/10864 ,  H01L27/10867 ,  H01L27/10876 ,  H01L27/10891

Abstract: Die Erfindung betrifft eine Speicherzelle (1), die einen Graben (3) aufweist, in dem ein Grabenkondensator angeordnet ist. Weiterhin ist in dem Graben (3) ein vertikaler Transistor oberhalb des Grabenkondensators gebildet. Zum elektrischen Anschluß der leitfähigen Grabenfüllung (10) an ein unteres Dotiergebiet (18) des vertikalen Transistors wird eine Barrierenschicht (60) angeordnet. Die Barrierenschicht (60) ist eine Diffusionsbarriere für Dotierstoffe oder Verunreinigungen, die in der leitfähigen Grabenfüllung enthalten sind.

Abstract translation: 本发明涉及具有沟槽（3）的存储单元（1），其中电容器被布置严重。 此外，在沟槽（3）的严重电容器之上的垂直晶体管形成。 对于导电严重填充（10）到所述垂直晶体管的下部掺杂区（18）的电连接，阻挡层（60）被布置。 阻挡层（60）是扩散阻挡层以包含在导电严重填充掺杂剂或杂质。

公开(公告)号：WO2002073657A2

公开(公告)日：2002-09-19

申请号：PCT/DE2002/000788

申请日：2002-03-05

Applicant: INFINEON TECHNOLOGIES AG ,  GUSTIN, Wolfgang ,  GRÜNING VON SCHWERIN, Ulrike ,  TEMMLER, Dietmar ,  SCHREMS, Martin ,  RONGEN, Stefan ,  STRASSER, Rudolf

Inventor： GUSTIN, Wolfgang ,  GRÜNING VON SCHWERIN, Ulrike ,  TEMMLER, Dietmar ,  SCHREMS, Martin ,  RONGEN, Stefan ,  STRASSER, Rudolf

IPC: H01L

CPC classification number: H01L27/10867 ,  H01L27/10873

Abstract: Es wird ein Grabenkondensator in einem Graben (30) gebildet, der in einem Substrat (20) angeordnet ist. Der Graben (30) ist mit einer leitfähigen Grabenfüllung (50) als innere Kondensatorelektrode gefüllt. Auf der Seitenwand des Grabens (30) auf dem Substrat (20) wird eine epitaktische Schicht (75) aufgewachsen. Zwischen der leitfähigen Grabenfüllung (50) mit der zweiten Zwischenschicht (65) und der epitaktisch aufgewachsenen Schicht (75) ist ein vergrabener Kontakt (60) angeordnet. In der epitaktisch aufgewachsenen Schicht (75) ist eine Dotierstoffausdiffusion (80) angeordnet, die aus dem vergrabenen Kontakt (60) heraus gebildet wird. Durch die epitaktisch aufgewachsene Schicht (75) ist die Dotierstoffausdiffusion (80) weiter von einem neben dem Graben angeordneten Auswahltransistor (10) entfernt, wodurch Kurzkanaleffekte in dem Auswahltransistor (10) vermieden werden können.

Abstract translation: 形成有在沟槽（30）的严重电容器设置在衬底（20）。 该沟槽（30）被填充有导电填充严重（50）作为内层的电容器电极。 在基板（20）的外延层（75），在所述沟槽（30）的侧壁上生长。 导电填充严重（50）与第二中间层（65）和所述外延生长层（75）之间，掩埋接触（60）被布置。 在外延生长层（75）具有一个Dotierstoffausdiffusion（80）被布置，其从所述掩埋接触（60）从形成。 通过外延生长层（75）的Dotierstoffausdiffusion（80）还是从旁边的沟槽选择晶体管（10），其设置，能够避免在选择晶体管（10），从而短沟道效应。

公开(公告)号：WO2006058594A3

公开(公告)日：2006-09-21

申请号：PCT/EP2005011774

申请日：2005-11-03

Applicant: AUSTRIAMICROSYSTEMS AG ,  KNAIPP MARTIN ,  MINIXHOFER RAINER ,  SCHREMS MARTIN

Inventor： KNAIPP MARTIN ,  MINIXHOFER RAINER ,  SCHREMS MARTIN

IPC: H01L21/266

CPC classification number: H01L21/266

Abstract: The aim of the invention is to provide a method and device for producing differently doped doping regions (DG) in a substrate (S) using a single mask (DM). For this purpose, different mask regions are provided that comprise respective elongate mask openings (MO) that are differently aligned in relation to the direction in space of an oblique implantation. Between the first and the second oblique implantation the substrate is rotated, thereby opposing maximum and minimum shading in the different mask regions in the first oblique implantation and reversing the relations in the second oblique implantation once the substrate is rotated.

Abstract translation: 用于在具有通过单个掩模（DM）的方法不同掺杂的基板（S）的制备掺杂区（DG）的建议提供不同的掩模区域中，具有相对于倾斜注入的空间方向不同的取向每个细长掩模开口（MO）。 第一和第二倾斜注入之间使基板旋转，由此在所述第一倾斜注入的最大和最小的阴影在不同掩膜区域面对和准确基板的旋转之后扭转所述第二倾斜注入的条件。