中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.02 seconds)

    VERFAHREN ZUR HERSTELLUNG VON KONTAKTEN ZU TEILEN EINES IN EINEM HALBLEITERSUBSTRAT INTEGRIERTEN BAUELEMENTS
    1.
    发明申请
    VERFAHREN ZUR HERSTELLUNG VON KONTAKTEN ZU TEILEN EINES IN EINEM HALBLEITERSUBSTRAT INTEGRIERTEN BAUELEMENTS 审中-公开
    用于生产联系共享一个在半导体衬底集成组件

    公开(公告)号：WO2004003998A1

    公开(公告)日：2004-01-08

    申请号：PCT/DE2003/002104

    申请日：2003-06-24

    Applicant: INFINEON TECHNOLOGIES AG ,  DITTMAR, Ludwig ,  GUSTIN, Wolfgang ,  STEGEMANN, Maik

    Inventor： DITTMAR, Ludwig ,  GUSTIN, Wolfgang ,  STEGEMANN, Maik

    IPC: H01L21/768

    CPC classification number: H01L21/76808 ,  H01L21/76897

    Abstract: Der Erfindung, die ein Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat (1) integrierten Bauelementes betrifft, bei dem in einer Isolationsschicht (2) ein erstes Kontaktloch erzeugt und mit Kontaktmaterial (16) gefüllt und mit einer Leitung verbunden wird, liegt die Aufgabe zugrunde, den Prozessaufwand bei der Kontaktierung von Teilen eines in einem Halbleitersubstrat integrierten Bauelementes zu minimieren. Dies wird dadurch gelöst, dass die für die Erzeugung des Kontaktloches verwendete Hartmaske (3) auch für die Strukturierung der Leitung eingesetzt wird.

    Abstract translation: 本发明涉及一种用于制备接触的用在半导体衬底中的部件（1）集成元件，其中，在一个绝缘层（2）产生的第一接触孔和填充有接触材料（16）和连接到位于一个导管， 发明，以尽量减少工艺成本的任务，在一个集成的部分在半导体衬底部件的接触。 这是这样实现的用于生产接触孔（3）的硬掩模也用于该行的结构。

    ÄTZGAS UND VERFAHREN ZUM TROCKENÄTZEN
    2.
    发明申请
    ÄTZGAS UND VERFAHREN ZUM TROCKENÄTZEN 审中-公开
    蚀刻气体和方法，用于干法蚀刻

    公开(公告)号：WO2003100843A2

    公开(公告)日：2003-12-04

    申请号：PCT/DE2003/001654

    申请日：2003-05-16

    Applicant: INFINEON TECHNOLOGIES AG ,  STEGEMANN, Maik ,  WEGE, Stephan

    Inventor： STEGEMANN, Maik ,  WEGE, Stephan

    IPC: H01L21/311

    CPC classification number: H01L21/31116

    Abstract: Die Erfindung betrifft ein Ätzgas für die Herstellung eines Halbleiterbausteins mittels eines Trockenätzverfahrens mit mindestens einem Anteil von C x F y H Z -Gas, insbesondere C 5 F 8 , C 4 F 6 , C 4 F 8 und / oder C 2 F 4 H 2 gekennzeichnet durch einen molaren Wasserstoff-Anteil, der größer ist als der molare Anteil des C x F y H Z -Gases. Damit wird eine hohe Selektivität in Bezug auf eine Resistschicht 10 erreicht.

    Abstract translation: 本发明涉及一种用于制造半导体器件的蚀刻气体通过干法蚀刻与CxFyHZ气体中的至少一个的比例，尤其是C5F8，C4F6，C4F8和/或C2F4H2特征在于摩尔氢含量比CxFyHZ-的摩尔比例大于 气体。 因此，一个高的选择性是在抗蚀剂层10来实现

    ÄTZGAS UND VERFAHREN ZUM TROCKENÄTZEN
    3.
    发明申请
    ÄTZGAS UND VERFAHREN ZUM TROCKENÄTZEN 审中-公开

    公开(公告)号：WO2003100843A3

    公开(公告)日：2003-12-04

    申请号：PCT/DE2003/001654

    申请日：2003-05-16

    Applicant: INFINEON TECHNOLOGIES AG ,  STEGEMANN, Maik ,  WEGE, Stephan

    Inventor： STEGEMANN, Maik ,  WEGE, Stephan

    IPC: H01L21/311

    Abstract: Die Erfindung betrifft ein Ätzgas für die Herstellung eines Halbleiterbausteins mittels eines Trockenätzverfahrens mit mindestens einem Anteil von C x F y H Z -Gas, insbesondere C 5 F 8 , C 4 F 6 , C 4 F 8 und / oder C 2 F 4 H 2 gekennzeichnet durch einen molaren Wasserstoff-Anteil, der größer ist als der molare Anteil des C x F y H Z -Gases. Damit wird eine hohe Selektivität in Bezug auf eine Resistschicht 10 erreicht.

    METHOD FOR PRODUCTION OF A SEMICONDUCTOR STRUCTURE
    6.
    发明申请
    METHOD FOR PRODUCTION OF A SEMICONDUCTOR STRUCTURE 审中-公开
    制造半导体结构的方法

    公开(公告)号：WO2004025714A3

    公开(公告)日：2004-05-13

    申请号：PCT/EP0309551

    申请日：2003-08-28

    Applicant: INFINEON TECHNOLOGIES AG ,  GENZ OLIVER ,  KIRCHHOFF MARKUS ,  MACHILL STEFAN ,  REB ALEXANDER ,  SCHMIDT BARBARA ,  STAVREV MOMTCHIL ,  STEGEMANN MAIK ,  WEGE STEPHAN

    Inventor： GENZ OLIVER ,  KIRCHHOFF MARKUS ,  MACHILL STEFAN ,  REB ALEXANDER ,  SCHMIDT BARBARA ,  STAVREV MOMTCHIL ,  STEGEMANN MAIK ,  WEGE STEPHAN

    IPC: H01L21/027 ,  H01L21/033 ,  H01L21/308 ,  H01L21/311 ,  H01L21/4763 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8244

    CPC classification number: H01L21/76811 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/31144

    Abstract: The invention relates to a method for production of a semiconductor structure, comprising the steps: preparation of a semiconductor substrate (1), generation of a lower first, a middle second and an upper third masking layer (5, 7, 9) on a surface of the semiconductor substrate (1), formation of at least one first window (11, 11a-h) in the upper third masking layer (9), structuring the middle second masking layer (7) using the first window (11, 11a-h) in the upper third masking layer (9) for the transfer of the first window (11, 11a-h), structuring the lower first masking layer (5) using the first window (11, 11a-h) in the middle second masking layer (7) for the transfer of the first window (11, 11a-h), enlarging the first window (11, 11a-h) in the upper third masking layer (9) to form a second window (13, 13a-b) in a maskless process step, restructuring the middle second masking layer (7) using the second window (13, 13a-b) in the upper third masking layer (9) for the transfer of the second window (13, 13a-b), structuring the semiconductor substrate (1), using the structured lower third masking layer (5), restructuring the lower first masking layer (5) using the second window (13, 13a-b) in the middle second masking layer (7) and restructuring the semiconductor substrate (1) using the restructured lower third masking layer (5).

    Abstract translation: 本发明提供了一种半导体结构制造方法，包括以下步骤：提供半导体衬底（1）; 在所述半导体衬底（1）的表面上提供下第一掩膜层，中间第二掩膜层和上第三掩膜层（5,7,9）; 在所述上部第三掩模层（9）中形成至少第一窗口（11,11a-h）; 使用上部第三掩模层（9）中的第一窗口（11,11a-h）图案化中间第二掩模层（7）以传递第一窗口（11,11a-h）; 使用中间第二掩模层（7）中的第一窗口（11,11a-h）构造下部第一掩模层（5）以传送第一窗口（11,11a-h）; 扩大上部第三掩模层（9）中的第一窗口（11,11a-h）以在无掩模工艺步骤中形成第二窗口（13,13a-b）; 使用上部第三掩模层（9）中的第二窗口（13,13a-b）重构中央第二掩模层（7）以传送第二窗口（13,13a-b）; 使用图案化的下第三掩模层（5）图案化半导体衬底（1）; 使用中间第二掩模层（7）中的第二窗口（13,13a-b）重构下部第一掩模层（5）; 以及使用重构的下第三掩模层（5）重构半导体衬底（1）。

    HERSTELLUNGSVERFAHREN FÜR EINE HALBLEITERSTRUKTUR
    7.
    发明申请
    HERSTELLUNGSVERFAHREN FÜR EINE HALBLEITERSTRUKTUR 审中-公开
    制造方法的半导体结构

    公开(公告)号：WO2004025714A2

    公开(公告)日：2004-03-25

    申请号：PCT/EP2003/009551

    申请日：2003-08-28

    Applicant: INFINEON TECHNOLOGIES AG ,  GENZ, Oliver ,  KIRCHHOFF, Markus ,  MACHILL, Stefan ,  REB, Alexander ,  SCHMIDT, Barbara ,  STAVREV, Momtchil ,  STEGEMANN, Maik ,  WEGE, Stephan

    Inventor： GENZ, Oliver ,  KIRCHHOFF, Markus ,  MACHILL, Stefan ,  REB, Alexander ,  SCHMIDT, Barbara ,  STAVREV, Momtchil ,  STEGEMANN, Maik ,  WEGE, Stephan

    IPC: H01L21/027

    CPC classification number: H01L21/76811 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/3081 ,  H01L21/31144

    Abstract: Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Halbleiterstruktur mit den Schritten: Bereitstellen eines Halbleitersubstrats (1); Vorsehen einer unteren ersten, einer mittleren zweiten und einer oberen dritten Maskenschicht (5, 7, 9) auf einer Oberfläche des Halbleitersubstrats (1); Bilden mindestens eines ersten Fensters (11, 11a-h) in der oberen dritten Maskenschicht (9); Strukturieren der mittleren zweiten Maskenschicht (7) unter Verwendung des ersten Fensters (11, 11a-h) in der oberen dritten Maskenschicht (9) zum Übertragen des ersten Fensters (11, 11a-h); Struk-turieren der unteren ersten Maskenschicht (5) unter Verwendung des ersten Fensters (11, 11a-h) in der mittleren zweiten Maskenschicht (7) zum Übertragen des ersten Fensters (11, 11a-h); Vergrößern des ersten Fensters (11, 11a-h) in der oberen dritten Maskenschicht (9) zum Bilden eines zweiten Fensters (13, 13a-b) in einem maskenlosen Prozessschritt; Umstrukturieren der mittleren zweiten Maskenschicht (7) unter Verwendung des zweiten Fensters (13, 13a-b) in der oberen dritten Maskenschicht (9) zum Übertragen des zweiten Fensters (13, 13a-b); Strukturieren des Halbleitersubstrats (1) unter Verwendung der strukturierten unteren dritten Maskenschicht (5); Umstrukturieren der unteren ersten Maskenschicht (5) unter Verwendung des zweiten Fensters (13, 13a-b) in der mittleren zweite Maskenschicht (7); und Umstrukturieren des Halbleitersubstrats (1) unter Verwendung der umstrukturierten unteren dritten Maskenschicht (5).

    Abstract translation: 本发明提供了一种制造半导体结构，包括以下步骤的方法：提供半导体衬底（1）; 提供了较低的，第一，中间和第二上部，第三掩模层（5，7，9）在半导体衬底的表面上（1）; 在上层，第三掩模层（9）中形成至少一个第一窗口（11，图11A-H）; 利用在上，第三掩模层中的第一窗口（11，图11A-H）图案化的中间，第二掩模层（7）（9）来传送所述第一窗口（11，图11A-H）; 用于发射第一窗口（11，图11A-H）结构 - 卷曲变形，通过使用在中间的第一窗口（11，图11A-H）下，第一掩模层（5），第二掩模层（7）; 在用于在无掩模的工艺步骤形成的第二窗口（13，13A-B）上，第三掩模层（9）增加第一窗口（11，图11A-H）; 重组在用于传送所述第二窗口（13，13A-B）上，第三掩模层（9），使用所述第二窗口（13，13A-B）的中间，第二掩模层（7）; 利用图案化的下部，第三掩模层的半导体衬底（1）的图案化（5）; 重组下，第一掩模使用第二窗口中的中间层（5）（13，13A-B），第二掩模层（7）; 以及使用该重组下，第三掩模层的半导体衬底（1）的重组（5）。

    METHOD FOR PRODUCING A PLANAR MASK ON SURFACES HAVING RELIEFS
    9.
    发明申请
    METHOD FOR PRODUCING A PLANAR MASK ON SURFACES HAVING RELIEFS 审中-公开
    一种用于生产平面口罩拓扑含曲面

    公开(公告)号：WO0196956A2

    公开(公告)日：2001-12-20

    申请号：PCT/DE0102070

    申请日：2001-06-01

    Applicant: INFINEON TECHNOLOGIES AG ,  STEGEMANN MAIK ,  UHLIG INES

    Inventor： STEGEMANN MAIK ,  UHLIG INES

    IPC: G03F7/00 ,  G03F7/09 ,  H01L21/027 ,  H01L21/762

    CPC classification number: H01L21/76202 ,  G03F7/0035 ,  G03F7/094 ,  H01L21/0274 ,  H01L21/76235

    Abstract: The invention relates to a method for producing a planar mask on surfaces having reliefs, whereby recesses (V) are filled with a selective oxide (1) and a mask layer (2) conforming to the shape thereof and an antireflecting layer (3) are subsequently formed. A larger lithography processing window is obtained due to this improved planarity. At the same time, the use of thinner organic antireflecting coated layers results in reducing the amount of lacquer used during etching thus providing an improved etching processing window.

    Abstract translation: 本发明涉及一种制造在含有拓扑表面的平面掩模的方法，所述凹部（V）用选择性氧化（1）将被填充之后，形成的共形掩模层（2）和防反射层（3）。 由于这种改进的平坦度较大的光刻工艺窗口。 在同一时间使用较薄的有机ARC层的使用允许蚀刻期间的下油漆的消耗，并因此改进Ätzprozessfenster。

    METHOD FOR PRODUCING A MEMORY, COMPRISING A MEMORY CELL AND A TRENCH ISOLATION
    10.
    发明申请
    METHOD FOR PRODUCING A MEMORY, COMPRISING A MEMORY CELL AND A TRENCH ISOLATION 审中-公开
    用存储器单元和绝缘沟槽制造存储器的方法

    公开(公告)号：WO0120643A3

    公开(公告)日：2001-10-04

    申请号：PCT/DE0003154

    申请日：2000-09-11

    Applicant: INFINEON TECHNOLOGIES AG ,  SCHREMS MARTIN ,  GERNHARDT STEFAN ,  MORHARD KLAUS DIETER ,  STEGEMANN MAIK

    Inventor： SCHREMS MARTIN ,  GERNHARDT STEFAN ,  MORHARD KLAUS DIETER ,  STEGEMANN MAIK

    IPC: H01L21/8242 ,  H01L27/108

    CPC classification number: H01L27/10861

    Abstract: The invention relates to a method for producing a memory, comprising the following steps: formation of a trench (108) in a substrate (101), formation of an isolation collar (168) in the trench (108), formation of a dielectric layer (164) in the trench (108), filling of the trench (108) with a conductive trench-fill agent (161) and formation of a transistor (110). In order to form a trench isolation (180) once the trench (108) has been filled with the conductive trench-fill agent (161), a trench cover dielectric (430) is also formed in the trench (108) and said trench cover dielectric (430) is used as an etching mask during the formation of the trench isolation (180), in such a way that said trench isolation (180) is formed in a self-aligning manner, in relation to the trench (108). As a result of this self-aligned production of the trench isolation (180), the position of the same (180) is to a great extent independent of the alignment accuracy of the photo-exposure means.

    Abstract translation: 本发明涉及一种用于制造包括以下步骤的存储器：在衬底中形成（101）的沟槽（108），在沟槽中形成的隔离环（168）（108）在沟槽中形成一个介电层（164） （108），用导电沟槽填充物（161）填充沟槽（108）并形成晶体管（110）。 此外，Grabendeckeldielektrikum（430）在沟槽（108）形成，以形成隔离沟槽（180）为一体的形成过程中，沟槽（108）与所述导电严重填充（161）的填充后的隔离沟槽（180）和所述Grabendeckeldielektrikum（430） 使用刻蚀掩模，使得隔离沟槽（180）相对于沟槽（108）自对准。 由于隔离沟槽（180）的自对准生产，隔离沟槽（180）的位置在很大程度上与光对准器精度无关。

Patent Agency Ranking